Chip Placement

Forscher der University of Alberta entwickeln ein Modell zur Vorhersage der Chip-Leistung nach dem Routing

Das Paper PPAPlace schlägt ein differenzierbares Modell vor, das Leistungs-, Energie- und Flächenkennzahlen nach der Routing-Phase ausgehend von den Positionen großer Makrozellen und Standardzellen vorhersagt. Auf fünf Testschaltungen erzielte das Modell gegenüber einer hierarchischen Baseline eine durchschnittliche Verbesserung von 22 % beim WNS und 51 % beim TNS, bei gleichbleibender Energie und Routbarkeit.