人工知能に関する技術的な議論の多くでは、処理能力（Compute）やアクセラレータの速度に注目が集まりがちです。これは、従来の基準でパフォーマンスを測定しやすいという点から理解できます。しかし、「物理AI（Physical AI）」の台頭は新たな現実を突きつけています。そこでは、単にデータを処理するだけでなく、現実的かつ複雑な運用制約の下で、処理、メモリ、データ移動をいかに調整するかが課題となります。
なぜ処理能力だけでは不十分なのか？
人型ロボットやドローンなど、現実世界で動作するシステムは、リアルタイムでの視覚認識、解釈、意思決定、そして実行能力に依存しています。こうした環境では、データの移動が最大のボトルネックとなります。適切なデータが適切なタイミングで適切なエンジンに届かなければ、処理ユニット（NPUやCPUなど）はストール（停止）し、消費電力の増大や、繊細なシステムにおいて致命的となり得るレイテンシ（応答時間）の蓄積を招きます。
これらのシステムを設計するには、オンチップSRAM/キャッシュと、LPDDRやGDDRといった大容量の外部メモリとの間で精密なバランスをとる必要があります。目的は外部メモリへのアクセスを排除することではなく、最も頻繁に使用され、時間的制約の厳しいデータを処理ユニットの極めて近くに保持することで、消費電力を抑え、フローの継続性を確保することにあります。
異なる制約を課す現実世界のアプリケーション
メモリのアーキテクチャ要件は、デバイスの性質や用途によって異なり、設計の複雑さを示しています。
- 人型ロボット（Humanoids）：限られた消費電力と、カメラ、センサー、動作制御からの膨大なデータストリームを処理する必要性とのバランスをとるという課題に直面しています。認識データが届くのが少しでも遅れれば、バランス維持や動作の意思決定に失敗する可能性があります。
- ドローン（Drones）：ここでは「ワットあたりの帯域幅（Bandwidth per watt）」という概念が重要な指標となります。データ転送における過度な電力消費は、直接的に稼働時間の短縮につながるためです。
- 自動運転車（Autonomous Vehicles）：レーダー、LiDAR、カメラからのセンサーフュージョンが必要となるため、最大の課題となります。即時かつ予測可能な応答を保証するために、メモリへのアクセスを巡る激しい競合が発生します。
効果的なメモリ構造を設計するための5つの軸
物理AIシステムで安定したパフォーマンスを実現するために、エンジニアは以下の5つの主要分野で戦略的な決定を下す必要があります。
- データの局所性（Data Locality）：どのデータをプロセッサの近くに保持してレイテンシを短縮し、どのデータを外部に保存できるかを決定すること。
- データトラフィックの競合（Traffic Contention）：メモリへのアクセス時に、センサーフロー、オペレーティングソフトウェア、安全機能の間で発生する競合を管理すること。
- 外部メモリの適合性：電力効率と容量に優れたLPDDRか、ビデオストリーム向けの広帯域幅に優れたGDDRかを選択すること。
- バッファリング戦略：データの再利用を促進し、チップ外への不要な転送を避けるために必要なローカルストレージのサイズを決定すること。
- レイテンシの予測可能性（Latency Predictability）：複数のタスクを同時に実行する場合でも、レイテンシが安全な範囲内に収まることを保証すること。
結論として、物理AIはシステム統合の真の試金石です。処理性能をメモリエンジニアリングの効率から切り離すことはできず、データ構造の設計はプロセッサ自体の設計と同じくらい重要な軸となっています。