PPAPlace

Pesquisadores da Universidade de Alberta desenvolvem um modelo para prever o desempenho dos chips após o roteamento

O artigo PPAPlace propõe um modelo diferenciável que prevê métricas de desempenho, energia e área após a etapa de roteamento, partindo das posições dos módulos grandes e das células padrão. Em cinco circuitos de teste, o modelo alcançou uma melhoria média de 22% no WNS e de 51% no TNS em comparação com uma linha de base hierárquica, mantendo a energia e a roteabilidade.