الرقائق وأشباه الموصلات

هل تحتاج شرائح الذكاء الاصطناعي إلى أن تكون «قابلة للأداء والبرمجة» معاً؟

يرى ستيف رودي أن دورة تطوير شرائح SoC الطويلة وسرعة تغير نماذج الذكاء الاصطناعي تفرضان الجمع بين الكفاءة العالية وقابلية البرمجة في بنية واحدة. ويقدم الكاتب مصطلح «Pergrammable» ويعرض معمارية Chimera من Quadric بوصفها نموذجاً لهذا الاتجاه، مع بقاء الطرح رأياً ترويجياً من الجهة المرتبطة به.

13 أغسطس 2026
4 دقائق قراءة
1 قراءة
هل تحتاج شرائح الذكاء الاصطناعي إلى أن تكون «قابلة للأداء والبرمجة» معاً؟

يرى ستيف رودي أن مهندسي بنية أنظمة SoC يواجهون معضلة متزايدة: كيف يطورون شريحة قادرة على تشغيل أعباء الذكاء الاصطناعي بكفاءة عالية اليوم، وقابلة في الوقت نفسه لتشغيل نماذج وعمليات لم تظهر بعد؟ ويجادل رودي بأن الحلول التقليدية التي تجمع مسرّعاً ثابت الوظيفة مع نواة قابلة للبرمجة لا تحقق الشرطين معاً، بل توزع العمل بين محركين لكل منهما نقاط قوة وضعف مختلفة.

رودي هو كبير مسؤولي التسويق في Quadric.io، ولذلك فإن عرضه يتضمن موقفاً ترويجياً واضحاً تجاه منتج الشركة. ويقترح في المقال مصطلح Pergrammable لوصف معمارية تجمع الأداء العالي وقابلية البرمجة بصورة متزامنة وغير منفصلة، بدلاً من اعتبارهما خيارين متعارضين.

دورة تصميم طويلة أمام نماذج تتغير بسرعة

يشير المقال إلى أن تصميم شرائح مخصصة لأجهزة مثل الهواتف المحمولة والسيارات والحواسيب المحمولة وخوادم وكلاء الذكاء الاصطناعي الطرفية يتطلب استثماراً كبيراً. ووفقاً لرودي، قد تتجاوز تكلفة تصميم شرائح SoC المتقدمة والتحقق منها واعتمادها 200 مليون دولار، بينما تمتد دورة التطوير من عامين إلى ثلاثة أعوام.

خلال هذه الفترة، يصعب على فريق التصميم توقع نماذج الذكاء الاصطناعي التي ستصبح مهمة عند وصول الشريحة إلى السوق. ويقول الكاتب إن نماذج الذكاء الاصطناعي تتطور شهرياً، وأحياناً أسبوعياً، في قطاعات تشمل السيارات والهواتف والحواسيب والأنظمة الصناعية والروبوتات والشبكات. لذلك، فإن تحسين الشريحة لمتطلبات معروفة وقت التصميم قد لا يكون كافياً لضمان عائد الاستثمار طوال عمرها الإنتاجي.

مشكلة البنية الهجينة التقليدية

بحسب رودي، تعتمد بنية NPU الشائعة على مسرّع مصفوفات يتولى العمليات المنتظمة والكثيفة حسابياً، إلى جانب معالج قابل للبرمجة، مثل CPU أو DSP أو GPU، لمعالجة العمليات التي لا يدعمها المسرّع. ويذكر أن هذا التقسيم كان عملياً بدرجة معقولة بين عامي 2019 و2022، عندما كانت نماذج مثل ResNet وMobileNet مهيمنة على اختبارات الاستدلال.

لكن ظهور المحولات، ثم نماذج اللغة الكبيرة، والنماذج الموجهة للأجهزة الطرفية، ونماذج الرؤية واللغة والفعل، أدى إلى زيادة تنوع أنواع العمليات وبنى الرسوم البيانية وأنماط الوصول إلى الذاكرة. ويجادل الكاتب بأن العمليات الجديدة قد تنتقل إلى النواة القابلة للبرمجة لأنها غير مدعومة من المسرّع الثابت، ما يؤدي إلى انخفاض حاد في الأداء، حتى إذا كان تشغيل النموذج ممكناً من الناحية التقنية.

ويصف رودي هذا بأنه عيب بنيوي في البنى المزدوجة: فكلما أُسند جزء أكبر من الحمل إلى المسرّع تحسنت الكفاءة على حساب المرونة، وكلما زاد الاعتماد على النواة القابلة للبرمجة ارتفعت المرونة على حساب الأداء. ومن وجهة نظره، فإن الجمع بين محركين منفصلين لا يلغي الفجوة بينهما.

مصطلح «Pergrammable» والحل الذي تقترحه Quadric

يعرّف رودي كلمة Pergrammable بأنها صفة لمعمارية معالج تتمتع في الوقت نفسه بكفاءة حسابية مرتفعة وقابلية كاملة للبرمجة، من دون التضحية بإحدى الميزتين. ووفق هذا التعريف، لا يتعلق الأمر بمسرّع موصول بنواة قديمة، بل بمعمارية واحدة تنفذ تدفق تعليمات واحداً وتدمج الحساب المصفوفي والتحكم القابل للبرمجة في مسار تنفيذ موحد.

ويعرض الكاتب معالج Chimera GPNPU من Quadric بوصفه مثالاً على هذه الفكرة. ووفقاً للمقال، صُممت بنية مجموعة تعليمات Chimera لتكون أصلية للمصفوفات، مع دعم تشغيل أعباء استدلال الذكاء الاصطناعي بكفاءة وإمكانية برمجتها باستخدام C++ أو Python. كما يقول رودي إن الحساب المصفوفي والتحكم القابل للبرمجة لا يعملان كمحركين منفصلين، بل ضمن خط تنفيذ واحد.

الآثار العملية وفقاً للكاتب

  • تشغيل نماذج جديدة: يذكر رودي أن النماذج التي تتضمن عمليات لم تكن موجودة عند تثبيت تصميم الشريحة يمكن نقلها إليها كتحديث برمجي، من دون مراجعة للسيليكون أو إعادة تصميمه.
  • تجنب هبوط الأداء: يرى الكاتب أن غياب التقسيم بين محرك أداء ومحرك قابل للبرمجة يتيح للعمليات الجديدة الاستفادة من معدل الحساب المصفوفي نفسه، بدلاً من نقلها إلى مسار أبطأ.
  • إطالة عمر الشريحة: تصف Quadric Chimera بأنها منصة «حية»، لأن قدرات الذكاء الاصطناعي الجديدة يمكن أن تصل إلى السيليكون الموجود عبر تحديثات برمجية، وفقاً للمقال.

يقول رودي إن Chimera تتدرج من 1 TOPS إلى أكثر من 6400 TOPS في تكوينات متعددة الشرائح الصغيرة، وتدعم الشبكات الالتفافية والمحولات ونماذج الحالة-الفضاء ونماذج العالم للرؤية واللغة والفعل. كما يذكر أن عملاء SoC يستطيعون برمجتها باستخدام فريقهم البرمجي وسلسلة الأدوات نفسها، من دون الحاجة إلى تدخل Quadric أو إلى ترتيب ترخيص جديد.

في المقابل، يتوقع الكاتب أن تواصل الحلول المنافسة تطوير مسرّعات ثابتة محسّنة للنماذج الأكثر انتشاراً وقت تصميمها. ويخلص إلى أن إضافة أجيال جديدة من الوظائف الثابتة قد تعالج احتياجات قصيرة الأجل، لكنها لا تحل، من وجهة نظره، التوتر الأساسي بين الأداء وقابلية البرمجة. وتبقى هذه الخلاصة طرحاً تحليلياً وترويجياً مقدماً من مسؤول تسويق في Quadric، وليست تقييماً مستقلاً لأداء Chimera أو مقارنة اختبارية مع المنتجات المنافسة.

من نفس التصنيف

مقالات قد تهمك

عرض جميع المقالات