Die Verifizierung der Funktionalität elektronischer Chips in Multi-Die-Assemblies unterliegt zunehmenden Komplexitäten, die einen radikalen Wandel in den Entwicklungs- und Engineering-Umgebungen erzwungen haben. Mit dem Trend der Halbleiterindustrie hin zur intensiven Nutzung von Chiplets reichen herkömmliche Simulationsmethoden allein nicht mehr aus, um den Betrieb des Gesamtsystems gemäß den Erwartungen zu gewährleisten. Dies hat Designteams dazu veranlasst, Simulation, Emulation und FPGA-Prototyping (Field Programmable Gate Array) zu kombinieren.
Herausforderungen der Komplexität in der Chiplet-Architektur
Purna Mohanty, CEO von SignatureIP, erklärte, dass der Übergang zu Multi-Die-Architekturen beispiellose technische Einschränkungen für Verifizierungsumgebungen mit sich bringt. Zu diesen Herausforderungen gehören der Umgang mit gemeinsam genutzten Speicherressourcen zwischen mehreren Dies sowie die Verwaltung der Versionskontrolle über verschiedene Protokolle und Formate für Ein- und Ausgabeschnittstellen (I/O) wie PCIe und CXL.
Zu den wichtigsten technischen Lücken, mit denen Ingenieure in diesem Bereich konfrontiert sind, gehören:
- Verwaltung des gemeinsamen Speichers: Sicherstellung der Datenkonsistenz und Vermeidung von Leistungsengpässen, wenn mehrere Dies auf dieselben Speicherressourcen zugreifen.
- Vielzahl von I/O-Protokollen: Schwierigkeiten bei der Kontrolle der Kompatibilität verschiedener Versionen schneller Schnittstellen über die Systemteile hinweg.
- Diskrepanzen bei den Ausführungsgeschwindigkeiten: Strukturelle Unterschiede zwischen der Betriebsgeschwindigkeit von Hardware-Beschleunigungstools und der tatsächlichen Geschwindigkeit des Chip-Designs.
Was ändert sich praktisch bei der Hardware-Verifizierung?
Die jüngsten Entwicklungen bei der Chip-Assemblierung haben dazu geführt, dass eine reine Softwaresimulation nicht mehr ausreicht. Die moderne Verifizierung erfordert die Schaffung hybrider Testumgebungen, die Werkzeuge integrieren, die mit unterschiedlichen Zeitgeschwindigkeiten arbeiten. Wenn Hardware-Beschleunigungstools und Prototyping-Geschwindigkeiten mit Raten arbeiten, die von der tatsächlichen Taktfrequenz des endgültigen Designs abweichen, entstehen komplexe Herausforderungen bei der Synchronisation und dem Testen realer Leistungsszenarien. Dies macht Plug-and-Play-Prototyping zu einem entscheidenden Schritt, um die Markteinführungszeit zu verkürzen und die Systemzuverlässigkeit zu gewährleisten.