La protección de los datos sensibles no termina en los límites del procesador o del sistema en un único chip. Cuando las instrucciones y los datos pasan a una memoria externa como la DRAM, la interfaz de memoria se convierte en parte de la superficie de ataque, especialmente en los sistemas espaciales y gubernamentales que pueden operar en entornos disputados y permanecer en servicio durante décadas. Un artículo técnico publicado en Semiconductor Engineering, escrito por Vincent van der Leest y Ajay Kapoor de Rambus, presenta un enfoque para proteger esta interfaz que va más allá de cifrar el contenido e incluye verificar que no haya sido modificado.
El artículo se publicó en formato Sponsor Blog el 3 de septiembre de 2026, por lo que la presentación del producto de Rambus debe considerarse un ejemplo comercial del enfoque propuesto, no una prueba independiente de su superioridad. El principio técnico fundamental, en cambio, es más amplio que el propio producto: la memoria externa necesita confidencialidad, autenticación y resistencia a la manipulación, además de una gestión del ciclo de vida de las claves.
El cifrado oculta los datos, pero no demuestra su integridad
La tecnología Inline Memory Encryption, o cifrado de memoria integrado, cifra los datos antes de escribirlos en la memoria conectada fuera del sistema en el chip y los descifra cuando regresan para su uso. Esto suele realizarse mediante un motor de cifrado situado entre la lógica de procesamiento y el controlador de memoria, lo que permite proteger el software de forma transparente y mantener los requisitos de rendimiento y latencia.
Sin embargo, la confidencialidad de los datos no equivale a su integridad. Es posible que el atacante no necesite leer material criptográfico, datos de sensores o instrucciones de ejecución si puede modificar un valor asociado con una orden, coordenadas o una tabla de búsqueda. El mismo riesgo se aplica a los datos médicos y financieros, así como a las entradas o los parámetros de los modelos de inteligencia artificial, cuya modificación podría producir decisiones o resultados poco fiables.
Por esta razón, el artículo propone realizar la autenticación lo más cerca posible del lugar de almacenamiento, antes de entregar los datos al procesador, a los aceleradores o a la lógica de control. Reducir la distancia que recorren los datos no autenticados limita la posibilidad de que los datos corruptos se propaguen por el sistema.
La elección del modo AES depende de los requisitos, no del nombre del algoritmo
AES-XTS se utiliza ampliamente para cifrar unidades de almacenamiento y memorias con una alta tasa de transferencia. Este modo emplea un valor asociado con la dirección de los datos, de modo que el mismo contenido no produce el mismo texto cifrado cuando se almacena en direcciones diferentes, sin añadir tamaño a los datos protegidos. Sin embargo, AES-XTS solo proporciona confidencialidad y no se considera un modo de cifrado autenticado que combine confidencialidad y verificación de integridad.
En cambio, AES-GCM combina el cifrado con la verificación de integridad mediante una etiqueta de autenticación que se comprueba antes de poner a disposición el texto original. Esto permite detectar modificaciones intencionadas, pero requiere almacenar y gestionar las etiquetas de autenticación y los valores nonce o vectores de inicialización. Esto puede repercutir en la capacidad de la memoria, el ancho de banda, la distribución de las direcciones, los mecanismos de almacenamiento en caché y la fase de inicialización.
En la práctica, la decisión no debe limitarse a la fortaleza del algoritmo. El ingeniero debe equilibrar el modelo de amenazas, el nivel de garantía requerido, el aumento de memoria aceptable, los objetivos de rendimiento y la arquitectura general del sistema. En los sistemas sensibles, la capacidad de detectar modificaciones puede justificar el coste adicional de los metadatos y la complejidad del diseño.
La resistencia a los ataques de canal lateral forma parte del diseño
Incluso los algoritmos matemáticamente sólidos no bastan si su implementación revela las claves mediante filtraciones físicas. El artículo señala que el análisis del consumo de energía, de la radiación electromagnética o de la temporización podría ayudar a un atacante con acceso físico al equipo a inferir las claves sin romper el propio AES.
Por ello, las medidas de resistencia a los ataques de canal lateral deben diseñarse dentro del motor de cifrado, no añadirse posteriormente únicamente en el nivel del sistema. Entre los elementos de garantía mencionados en el artículo figuran el manejo seguro de las claves, un comportamiento predecible ante los errores, la protección de las rutas de control y la capacidad de tolerar fallos aleatorios. También considera que recurrir a una solución probada en el campo y a experiencia práctica en la lucha contra la manipulación puede reducir los riesgos de implementación y la carga de generar confianza en el diseño, especialmente en los programas espaciales y gubernamentales.
¿Qué debe resolverse a nivel de la plataforma?
El artículo explica que añadir un motor de cifrado a la ruta de memoria no resuelve todos los problemas de protección. Los equipos encargados del diseño del sistema y del motor de cifrado deben abordar varias cuestiones interrelacionadas, entre ellas:
- Actualidad de los datos: verificar la validez de un valor antiguo no impide reproducirlo. Esto puede requerir contadores protegidos, información de versión o un estado sincronizado, con consecuencias para los metadatos, la persistencia y la recuperación.
- Inicialización de la memoria: las regiones protegidas pueden necesitar metadatos correctos antes de iniciar el funcionamiento normal, mientras que la inicialización de memorias grandes puede afectar al tiempo de arranque y a la disponibilidad del sistema.
- Integración de la raíz de confianza: la provisión de claves, las políticas de seguridad, la transición entre las etapas del ciclo de vida, el borrado de claves y los mecanismos de recuperación deben ser coherentes con una cadena de confianza que comience en el arranque seguro y se extienda hasta la protección de la memoria durante el funcionamiento.
Rambus afirma que su producto IME-IP-340, diseñado para aplicaciones FPGA, utiliza AES-GCM para cifrar, descifrar y autenticar las transacciones de memoria, con soporte para la gestión de memoria configurable, el almacenamiento en caché, la gestión de claves y opciones de resistencia a los ataques de análisis de potencia. Según la presentación de la empresa, estas capacidades buscan ayudar a los diseñadores a equilibrar la seguridad, el rendimiento, el coste de los metadatos y los requisitos de integración.
Lectura editorial: los límites son más importantes que el motor de cifrado
El cambio efectivo en el que se centra el artículo consiste en trasladar la protección de la memoria del concepto de «ocultar el contenido» a un concepto más amplio que incluya la detección de modificaciones y la resistencia a los métodos de extracción de claves. Esto es importante para los sistemas que dependen de datos externos para tomar decisiones o ejecutar órdenes, porque la integridad de los datos no es menos importante que su confidencialidad.
No obstante, la fuente por sí sola no demuestra el rendimiento del IME-IP-340 en entornos operativos concretos, ni ofrece cifras detalladas sobre la latencia, el tamaño de los metadatos o los resultados de pruebas independientes. Además, el cifrado autenticado no elimina la necesidad de diseñar mecanismos de prevención de reproducción, inicialización y gestión del ciclo de vida. Por tanto, cualquier solución debe evaluarse dentro de la arquitectura completa de la plataforma y su modelo de amenazas específico, no como un componente aislado que garantice automáticamente la seguridad de la memoria.