Investigadores del Rensselaer Polytechnic Institute y del IBM T.J. Watson Research Center publicaron un artículo técnico que propone una nueva arquitectura para gestionar la corrección de errores de la memoria de gran ancho de banda HBM utilizada en cargas de trabajo de inferencia de inteligencia artificial. La arquitectura se denomina REACH, acrónimo del título del artículo “REACH: Controller-Managed Long-Span ECC for HBM AI Inference”.
El artículo aborda un problema práctico de los sistemas HBM: el elevado coste de la memoria impulsa la necesidad de una protección más sólida, capaz de afrontar un rango más amplio de tasas de errores en los dispositivos de memoria, sin convertir el mecanismo de corrección de errores en una carga importante para el controlador de memoria o para el ancho de banda disponible para la inferencia.
¿Cómo funciona la idea?
REACH propone utilizar códigos de corrección de errores internos para procesar primero los errores comunes y, después, identificar las partes que aún no se han resuelto. A continuación, se reserva un código externo de largo alcance para corregir esas partes cuando se conocen como casos de borrado, en lugar de tratar todos los accesos a la memoria como si necesitaran una decodificación de largo alcance.
El artículo señala que aplicar directamente códigos de largo alcance puede vincular los accesos pequeños a un estado que se extiende por un rango mayor de datos, y también puede imponer un elevado coste de decodificación a las velocidades de HBM. Por ello, la arquitectura propuesta se centra en ejecutar una parte de la protección dentro del controlador de memoria y posponer la corrección más amplia para los casos en los que se dispone de información suficiente sobre la ubicación de los datos que no pueden recuperarse directamente.
¿Por qué es importante esta noticia?
REACH aprovecha las características de las cargas de trabajo de inferencia de modelos de lenguaje grandes, que, según la descripción del artículo, están dominadas por el patrón de lectura. Las lecturas secuenciales pueden permitir agrupar rangos de datos antes de aplicar el mecanismo de protección más amplio, mientras que las escrituras dispersas limitan el movimiento de actualización de los datos de paridad. De este modo, la arquitectura intenta adaptar el mecanismo de corrección de errores al patrón de acceso real de la inferencia, en lugar de utilizar un diseño uniforme para todos los tipos de cargas de trabajo.
La importancia práctica no está relacionada únicamente con añadir una capa de protección, sino con equilibrar la fiabilidad, el coste del controlador y el ancho de banda. Aumentar la capacidad de corrección de errores puede ser útil cuando suben las tasas de errores de los dispositivos de memoria, pero también puede provocar operaciones de cálculo y transferencias de datos adicionales. REACH presenta una propuesta para reducir esta carga mediante el uso del código externo en casos de corrección conocidos, mientras mantiene los códigos internos a cargo de la ruta habitual.
¿Qué demuestra el material y qué no demuestra?
El material publicado disponible es un resumen de la idea de la arquitectura y de las razones por las que resulta adecuada para la inferencia de modelos de lenguaje grandes. El texto extraído no incluye cifras sobre la magnitud de la reducción del coste, el consumo de energía, el efecto de REACH en la latencia ni la tasa de transferencia de datos, y tampoco presenta una comparación cuantitativa con otros diseños de HBM. Por lo tanto, debe considerarse un diseño de investigación propuesto, no una solución comercial lista ni una cifra de rendimiento anunciada.
El artículo fue incluido en arXiv con su título completo en septiembre de 2026 y tiene el número arXiv:2609.10861; su identificador DOI es 10.48550/arXiv.2609.10861. Participaron en su elaboración Rui Xie, Yunhua Fang, Asad Ul Haq, Linsen Ma, Sanchari Sen, Swagath Venkataramani, Liu Liu y Tong Zhang.