Os processos de verificação da funcionalidade de chips eletrônicos em montagens de sistemas multi-die (Multi-die assemblies) enfrentam complexidades crescentes que impuseram uma mudança radical nos ambientes de desenvolvimento e engenharia. Com a tendência da indústria de semicondutores em direção à adoção intensiva de chiplets, os meios de simulação (Simulation) tradicionais não são mais suficientes por si sós para garantir que o sistema funcione inteiramente conforme o esperado, o que levou as equipes de projeto a combinar simulação, emulação (Emulation) e prototipagem usando arranjos de portas programáveis em campo (FPGA Prototyping).
Desafios da complexidade na arquitetura de chiplets
Purna Mohanty, CEO da SignatureIP, explicou que a transição para arquiteturas multi-die impõe restrições de engenharia sem precedentes aos ambientes de verificação. Esses desafios incluem lidar com recursos de memória compartilhada entre múltiplos dies e gerenciar o controle de versão (Version control) por meio de múltiplos protocolos e formatos de interfaces de entrada e saída (I/O), como PCIe e CXL.
As principais lacunas técnicas enfrentadas pelos engenheiros nesta área incluem:
- Gerenciamento de memória compartilhada: Garantir a consistência dos dados e evitar gargalos de desempenho quando múltiplos dies acessam os mesmos recursos de memória.
- Múltiplos protocolos de entrada e saída: Dificuldade em controlar a compatibilidade de diferentes versões de interfaces rápidas em partes do sistema.
- Disparidade nas velocidades de execução: A diferença estrutural entre a velocidade de operação das ferramentas de aceleração de hardware e a velocidade do projeto real do chip.
O que muda na prática no processo de verificação de hardware?
Os desenvolvimentos recentes na montagem de chips impuseram a necessidade de ir além da simulação de software, uma vez que a verificação moderna exige a criação de ambientes de teste híbridos que integram ferramentas operando em diferentes velocidades temporais. Quando as ferramentas de aceleração de hardware e as velocidades de prototipagem operam em taxas diferentes da frequência real do projeto final, surgem desafios complexos de sincronização e teste de cenários de desempenho reais, tornando a conexão direta e a prototipagem plug-and-play um passo crucial para reduzir o tempo de colocação no mercado e garantir a confiabilidade do sistema.