Os pesquisadores Tharunya Yogananda e Wantong Li, da Universidade da Califórnia em Riverside (UC Riverside), elaboraram um estudo técnico dedicado a investigar como distribuir as funções da controladora de memória de alta largura de banda de quarta geração (HBM4) entre o processador hospedeiro e o die base integrado na pilha de memória através de um interpositor de silício.
Divisão das funções da controladora na geração HBM4
As gerações de memória de largura de banda larga HBM4 distinguem-se pela capacidade de fabricar o die base da pilha de memória utilizando tecnologias de fabricação dedicadas a circuitos lógicos (processo lógico). Este passo técnico permite integrar funções de controle mais complexas e diretas junto aos chips de memória dinâmica (DRAM), ao contrário das gerações anteriores que dependiam de um gerenciamento completo por parte do processador principal.
O estudo apresenta a primeira avaliação quantitativa sistemática da distribuição de funções a nível de controladora entre o processador hospedeiro e o die base na memória HBM4. A metodologia adotada baseia-se na divisão da controladora em suas principais funções e, em seguida, na avaliação de sua eficiência através de várias opções de distribuição.
As quatro opções de distribuição propostas
O estudo de avaliação incluiu quatro formas principais de distribuição das funções de controle:
- Controle total pelo hospedeiro: Manutenção de todas as funções da controladora de memória dentro do processador principal.
- Controle total pelo die base: Transferência de todas as tarefas e funções de controle para o die base integrado na pilha de memória.
- Primeira distribuição híbrida: Transferência das funções de manutenção e suporte para o die base, mantendo o agendamento no hospedeiro.
- Segunda distribuição híbrida: Transferência das funções de agendamento e gerenciamento de operações para o die base na pilha de memória.
O que muda na prática para os designers de chips?
Esta pesquisa contribui para fornecer aos engenheiros de arquitetura de chips e semicondutores dados quantitativos sobre o impacto prático da transferência de tarefas de controle do processador hospedeiro para a memória. O estudo destaca o equilíbrio de desempenho e eficiência ao utilizar interpositores de silício e integração 2.5D, o que ajuda a orientar futuras decisões de design para sistemas de inteligência artificial e computação de alto desempenho que dependem intensamente de memórias HBM4.