Die Forscher Tharunya Yogananda und Wantong Li von der University of California, Riverside (UC Riverside) haben eine technische Studie verfasst, die sich mit der Untersuchung befasst, wie die Funktionen des Speichercontrollers mit hoher Bandbreite der vierten Generation (HBM4) zwischen dem Host-Prozessor und dem Basis-Die (Base Die), der über einen Silizium-Interposer in den Speicherstapel integriert ist, verteilt werden können.
Aufteilung der Controller-Funktionen in der HBM4-Generation
Die Speichergenerationen mit breiter Bandbreite HBM4 zeichnen sich dadurch aus, dass der Basis-Die des Speicherstapels unter Verwendung von Fertigungstechnologien für Logikschaltungen (Logic Process) hergestellt werden kann. Dieser technische Schritt ermöglicht die Integration komplexerer Steuerungsfunktionen direkt neben den dynamischen Speicherchips (DRAM), im Gegensatz zu früheren Generationen, die auf eine vollständige Verwaltung durch den Hauptprozessor angewiesen waren.
Die Studie liefert die erste systematische quantitative Bewertung der Funktionsverteilung auf Controller-Ebene zwischen dem Host-Prozessor und dem Basis-Die in HBM4-Speichern. Die verwendete Methodik basiert auf der Aufteilung des Controllers in seine Hauptfunktionen und der anschließenden Bewertung von deren Effizienz über verschiedene Verteilungsoptionen hinweg.
Die vier vorgeschlagenen Verteilungsoptionen
Die Evaluierungsstudie umfasste vier Hauptformen der Steuerungsfunktionsverteilung:
- Vollständige Steuerung durch den Host: Beibehaltung aller Funktionen des Speichercontrollers im Hauptprozessor.
- Vollständige Steuerung durch den Basis-Die: Verlagerung aller Steuerungsaufgaben und -funktionen auf den in den Speicherstapel integrierten Basis-Die.
- Erste hybride Verteilung: Verlagerung von Wartungs- und Unterstützungsfunktionen auf den Basis-Die bei gleichzeitiger Beibehaltung der Planung beim Host.
- Zweite hybride Verteilung: Verlagerung von Planungs- und Betriebsverwaltungsfunktionen auf den Basis-Die im Speicherstapel.
Was ändert sich praktisch für Chip-Designer?
Diese Forschung trägt dazu bei, Chip- und Halbleiterarchitekten quantitative Daten über die praktischen Auswirkungen der Verlagerung von Steuerungsaufgaben vom Host-Prozessor auf den Speicher zur Verfügung zu stellen. Sie beleuchtet das Gleichgewicht zwischen Leistung und Effizienz beim Einsatz von Silizium-Interposern und der 2,5D-Integration (2.5D integration) und hilft dabei, Designentscheidungen für die Zukunft von KI- und Supercomputing-Systemen zu steuern, die stark auf HBM4-Speicher angewiesen sind.