Полупроводниковая промышленность сталкивается с растущей технической дилеммой: в то время как модели искусственного интеллекта (ИИ) развиваются, а их рабочие нагрузки меняются в течение недель или месяцев, цикл проектирования, производства и тестирования высокопроизводительных чипов занимает от 18 до 24 месяцев. Этот временной разрыв создает критический пробел, из-за которого чипы, тестируемые сегодня, могут стать неоптимальными или даже технически устаревшими к моменту их поступления в центры обработки данных.
Гонка со временем: разрыв между программным обеспечением и оборудованием
Исторически процессы тестирования чипов основывались на фиксированных физических стандартах и детерминированных результатах. Однако взрывной рост генеративного искусственного интеллекта создал новую реальность. Чипы перестали быть просто простыми вычислительными модулями; они превратились в сложные системы, требующие постоянной оптимизации. Эксперты отмечают, что компании могут выпускать чипы, разработанные под конкретную модель, а по прибытии на рынок обнаруживать, что потребности рынка сместились от обработки массивных массивов GPU к сочетанию специализированных ускорителей (Accelerators), управляющих интеллектуальными агентами (AI Agents), что требует совершенно иных возможностей памяти и распределения энергии.
Сложности передовой упаковки и тестирование «чиплетов»
С переходом к архитектуре «чиплетов» (Chiplets) и передовой упаковке количество необходимых точек тестирования значительно увеличилось. Тестирование больше не ограничивается только проверкой электрических соединений, а теперь включает в себя:
- Механическую и термическую интеграцию: поскольку рабочие нагрузки ИИ могут оказывать большее давление на определенные части сборки, чем на другие, требуется мультифизическое моделирование (Multiphysics) для мониторинга температурных градиентов.
- Тестирование подложки (Substrate Testing): с размещением активных компонентов внутри подложки функциональное тестирование перешло с уровня чипа на уровень упаковки.
- Переход от пластин к панелям: переход от использования круглых пластин (Wafers) к плоским панелям (Panels) для повышения производительности требует совершенно нового оборудования и процессов тестирования.
Дилемма разрозненных данных и информационных «бункеров»
В настоящее время процессы тестирования распределены между заводами по производству полупроводников (Fabs) и внешними поставщиками услуг по упаковке и тестированию (OSATs). Это географическое и техническое распределение создает «информационные бункеры» (Data Silos), где каждая сторона имеет свое собственное программное обеспечение для тестирования и рабочие процессы, и данные между этими сторонами часто не передаются для защиты интеллектуальной собственности. Этот разрыв в потоке информации затрудняет точное отслеживание механизмов отказов по всей цепочке поставок, что жизненно важно при работе с высокоценными чипами.
Почему это важно?
Наивысшая значимость заключается в экономической стоимости сбоя. В эпоху мобильных телефонов ошибка при проверке чипа была дорогостоящей, но управляемой. В эпоху искусственного интеллекта один чип может быть частью вычислительного узла в стойке (Rack) стоимостью от 30 000 до 50 000 долларов. Любая ошибка при проверке или внезапный сбой из-за «скрытого повреждения данных» (Silent Data Corruption) означает огромные финансовые потери и потерю надежности в критически важных центрах обработки данных. Поэтому акцент смещается с простого «контроля при производстве» на «непрерывный мониторинг» и способность прогнозировать срок службы и надежность чипа под давлением меняющихся рабочих нагрузок.