لم تعد زيادة قدرات الذكاء الاصطناعي في مراكز البيانات مرتبطة بعدد المعالجات والمسرّعات فقط، بل بكيفية توزيع هذه الموارد وربطها ببقية مكونات النظام. وتطرح المادة تصوراً هجينا يجمع بين إبقاء بعض الموارد قريبة من المعالج، وتوسيع موارد أخرى عبر عدة خوادم، ومشاركة موارد مرتفعة الكلفة مثل وحدات معالجة الرسوميات والتخزين NVMe عبر بنية مشتركة.
ويؤدي PCI Express، أو PCIe، دوراً أساسياً في هذا التصور لأنه يوفر منظومة عتادية وبرمجية واسعة لربط المعالجات ووحدات معالجة الرسوميات والمسرّعات ووحدات SmartNIC أو DPU ووحدات التخزين. لكن ارتفاع سرعات النقل واتساع عدد الأجهزة المتصلة يفرضان تحديات تتجاوز مجرد توفير منافذ إضافية، وهنا تظهر الوظائف المتكاملة لمفاتيح PCIe ومُعيدات التوقيت.
ثلاثة أنماط لتوزيع الموارد
يوفر نمط التوسع داخل النظام، أو Scale-up، أعلى درجات القرب بين المعالج والمسرّعات، ولذلك يناسب أحمال الذكاء الاصطناعي الحساسة لزمن التأخير. إلا أن هذا النمط يصطدم بحدود عدد مسارات المعالج، ومساحة الهيكل، ومتطلبات الطاقة والتبريد، وعدد الأجهزة التي يستطيع الخادم استيعابها.
أما التوسع عبر الخوادم، أو Scale-out، فيوزع الأداء على عقد متعددة باستخدام Ethernet أو InfiniBand. ويتيح ذلك نمو العناقيد، لكنه يضيف زمناً للتأخير ويتطلب برمجيات قادرة على تنسيق البيانات والأحمال بين العقد.
في المقابل، تفصل البنية المفككة موارد محددة، مثل وحدات معالجة الرسوميات أو التخزين أو وحدات SmartNIC وDPU، عن ملكية خادم واحد، لتصبح متاحة عبر نسيج مشترك. وقد يؤدي ذلك إلى تحسين الاستفادة من الموارد وتوسيع الحوسبة ونقاط النهاية بشكل مستقل، لكنه يضيف قضايا التنافس على الموارد، والعزل، والإدارة، وزمن التأخير.
لذلك لا تقدم المادة أحد هذه الأنماط بوصفه بديلاً شاملاً للآخر. القرار العملي هو تحديد الموارد التي يجب أن تبقى محلية، وتلك التي ينبغي توزيعها عبر الخوادم، وتلك التي تبرر كلفتها مشاركتها بين أنظمة متعددة.
ما الذي يضيفه PCIe 7.0؟
يضاعف PCIe 7.0 معدل النقل الخام لكل مسار مقارنةً بـPCIe 6.x ليصل إلى 128 GT/s، ويوفر ما يصل إلى 512 غيغابايت في الثانية من النطاق الترددي ثنائي الاتجاه عند استخدام تهيئة x16. وتمنح هذه الزيادة مساحة أكبر لاستيعاب أعداد متنامية من المسرّعات والمنصات كثيفة نقل البيانات، مع الحفاظ على التوافق العكسي مع منظومة PCIe الأوسع.
مع ذلك، لا تكفي السرعة الأعلى وحدها لبناء نظام قابل للتوسع. فارتفاع معدل الإشارة يجعل فقد القناة، والانعكاسات، والتداخل المتبادل، والضوضاء، والارتعاش أكثر صعوبة في المعالجة. كما تظل PCIe 5.0 وPCIe 6.x مكونين مهمين في البنى الحالية، ما يجعل التوافق بين الأجيال عاملاً عملياً عند تصميم الأنظمة.
مفتاح PCIe للتوسع وإدارة الحركة
يستقبل مفتاح PCIe المعاملات، ويحدد وجهتها، ثم يمررها بين المنافذ الصاعدة والهابطة. وبذلك يمكنه زيادة عدد نقاط الاتصال، ودعم بنى أكثر مرونة، وتوفير مسارات اتصال مباشر بين الأجهزة المتصلة.
لكن عدد المنافذ والسرعة القصوى لا يحددان الأداء الفعلي وحدهما. فعندما تتنافس وحدات معالجة الرسوميات والتخزين وحركة التحكم على النطاق الترددي نفسه، تصبح آليات التحكيم، والتخزين المؤقت، وإدارة الاعتمادات، وسياسات زيادة الاشتراك، وتفادي حجب مقدمة الطابور عوامل مؤثرة في الأداء القابل للاستخدام. كما أن كل قفزة إضافية عبر المفتاح قد تزيد زمن التأخير وتخلق نقطة جديدة للتنافس.
وتكتسب قابلية التهيئة أهمية خاصة لفرق تصميم الشرائح، إذ يمكن دعم عروض مختلفة للمنافذ، وخيارات للمنافذ الصاعدة، وأعداد متنوعة من نقاط النهاية، وأنماط حركة متعددة ضمن بنية مفتاح واحدة.
مُعيدات التوقيت لمعالجة المسافة وجودة الإشارة
عندما تنتقل الموارد بعيداً عن المعالج، عبر مسارات أطول على اللوحة أو موصلات أو كابلات أو هياكل توسعة، تصبح القناة الكهربائية أكثر صعوبة. تعمل مُعيدة التوقيت على استعادة الساعة والبيانات، وإنهاء مقطع كهربائي، ثم إعادة إرسال إشارة نظيفة إلى المقطع التالي.
تمنح هذه المكونات المصممين مرونة أكبر في توزيع الأجهزة، لكنها لا تجعل المسافة غير محدودة. فكل مقطع معاد توقيته يحتاج إلى تصميم واختبار، مع مراعاة زمن التأخير، والطاقة، والحرارة، والمعادلة، والتشخيص، والتوافق بين المعالجات ونقاط النهاية وواجهات PHY والموصلات والكابلات والبرمجيات الثابتة.
ما الذي ينبغي قياسه قبل اختيار الحل؟
توصي المادة ببدء التقييم من حمل عمل وطوبولوجيا يمثلان الاستخدام الفعلي، لا من قائمة مواصفات عامة. وينبغي للفرق تحديد النطاق الترددي وزمن التأخير المطلوبين، وعدد الاتصالات الداخلة والخارجة، ومستوى زيادة الاشتراك، ومزيج الحركة، وفقد القناة، واستهلاك الطاقة، وقابلية الإدارة، وأهداف التشغيل البيني.
وفق هذا المنظور، توفر مفاتيح PCIe قابلية التوسع وتوجيه الحركة، بينما تمد مُعيدات التوقيت المسافة القابلة للاستخدام وتحافظ على سلامة الإشارة. وتذكر المادة حلول Rambus الخاصة بمفاتيح PCIe ووحدات التحكم في مُعيدات التوقيت بوصفها لبنات تصميم لتنفيذات ASIC وFPGA، لكن القيمة العملية لا تُقاس باسم المكوّن بقدر ما تُقاس بمدى ملاءمته لحمل العمل والطوبولوجيا والقيود الكهربائية للنظام.
القراءة التحريرية: التغير الفعلي هنا ليس إطلاق معيار أو منتج جديد، بل انتقال قرار تصميم بنية الذكاء الاصطناعي من سؤال السرعة القصوى إلى موازنة القرب، وقابلية التوسع، والاستفادة من الموارد، وجودة الإشارة. وتظل القيود الأساسية واضحة: كلما زاد عدد القفزات والمكونات المشتركة ارتفعت تعقيدات الإدارة والتنافس وزمن التأخير، كما أن المادة، لكونها مدونة راعية من Rambus، تقدم الإطار من زاوية تسويقية ولا تعرض نتائج قياس مستقلة أو مقارنة بين مورّدين.
كيف أعددنا هذا الخبر؟
اعتمد الخبر على المصدر الأصلي الموضح أعلاه. قد نستخدم أدوات آلية للمساعدة في الاستخراج والتصنيف والصياغة،
لكن النشر يخضع لقواعد تمنع المحتوى المكرر والقصير أو الروتيني منخفض القيمة.
اقرأ سياستنا التحريرية.