Die Halbleiterindustrie tritt in eine Phase ein, in der mehrere Belastungen gleichzeitig zusammenkommen: KI-Systeme benötigen mehr Rechenleistung, Speicher und schnellere Verbindungen, während fortschrittliche Fertigungs- und Packaging-Prozesse größere Investitionen und spezielle Fähigkeiten erfordern. Dies ist der gemeinsame rote Faden hinter den wichtigsten Entwicklungen, die Semiconductor Engineering in seiner am 2. Oktober 2026 veröffentlichten wöchentlichen Übersicht erfasst hat.
KI-Agenten wechseln in den Chipdesign-Zyklus
Synopsys stellte eine Gruppe spezialisierter Agenten vor, die langfristige technische Arbeitsabläufe ausführen können und über die Fähigkeit verfügen, in Bereichen wie Verifikation, Systemverifikation, Implementierung, Analogdesign, Fertigung sowie Simulation und Analyse Schlussfolgerungen zu ziehen, zu planen und mehrere Schritte auszuführen. Zudem unterzeichnete das Unternehmen eine mehrjährige Vereinbarung mit OpenAI zur Entwicklung von GPT-Synopsys, einem speziell für den Einsatz von EDA-Werkzeugen in Halbleiterdesignprozessen entwickelten Modell.
In eine ähnliche Richtung geht die Open Agent Safety Platform von Nvidia, die Open-Source-Software mit Hardwarekontrollen für die Sicherheit agentischer KI verbindet. Das Referenzdesign Sentry verwendet BlueField-4-DPU-Einheiten, um das Verhalten der Agenten zu überwachen und Richtlinien durchzusetzen, wobei Agenten, die die festgelegten Grenzen überschreiten, isoliert werden können. Cadence arbeitet daran, die Plattform mit AI Super Agents zu integrieren, um Laufzeitkontrollen für autonome Chipdesignaufgaben hinzuzufügen.
Die Skalierung hängt nicht allein von Transistoren ab
Lam Research schlug eine selbstjustierte CFET-Architektur vor, die die CMOS-Skalierung unter 10 Ångström vorantreiben könnte. Laut einer Modellierung mithilfe eines digitalen Zwillings erzielte das Unternehmen eine Sechs-Transistor-SRAM-Zelle mit einer Fläche von 0,0094 Quadratmikrometern – 52,7 % kleiner als bei der N3-Technologie – und hielt dabei über kritische Kontaktschichten hinweg ein Overlay-Fenster von mindestens 10 Nanometern ein.
Parallel dazu wächst der Fokus auf Packaging und optische Verbindungen. JEDEC veröffentlichte den ersten Zuverlässigkeitsstandard für Siliziumphotonik und legte gemeinsame Anforderungen für Qualifizierung und Zuverlässigkeit fest. Counterpoint weist darauf hin, dass Netzwerkengpässe inzwischen die Leistung von KI-Beschleunigern begrenzen; bei einigen Workloads verbringen GPU-Einheiten etwa 12,5 % ihrer Zeit mit dem Warten auf das Netzwerk. Die Organisation erwartet, dass die Bemusterung von Near-Package-Optics Ende 2026 oder Anfang 2027 beginnt, bevor sich CPO breiter durchsetzt.
Speicher und Energie werden zu Engpässen
Micron erklärte, dass die Speicherlieferungen bis 2028 knapp bleiben werden und bereits mehr als 75 % der erwarteten Produktion für 2027 reserviert seien. Zugleich wird erwartet, dass die HBM-Preise 2027 deutlich über dem Niveau von 2026 liegen werden. Außerdem dürfte HBM 2027 nahezu 30 % der Energie der DRAM-Chipproduktion verbrauchen, gegenüber derzeit etwa 20 %.
Die Investitionen zur Deckung der Nachfrage nehmen zu. Samsung Electro-Mechanics wird rund 4,9 Milliarden US-Dollar ausgeben, um die Kapazität für FCBGA-Substrate in Südkorea und Vietnam für KI-Server auszubauen, während TOPPAN seinen ersten Produktionsstandort außerhalb Japans für FC-BGA-Substrate in Singapur eröffnete. In den Vereinigten Staaten prüft TSMC laut Bloomberg eine Fertigungsinvestition in Texas, die über die 265 Milliarden US-Dollar umfassende Expansion in Arizona hinausgeht. Zudem wird ein Gasprojekt mit einer Leistung von 6,47 Gigawatt in Texas vorangetrieben, um die wachsende Nachfrage von Chipfabriken und KI-Rechenzentren zu decken.
Sicherheit und Fachkräfte sind nicht weniger wichtig
Forscher von VUSec und SSSA entdeckten einen neuen Angriff namens Branch Target Reuse, der sich gegen JIT-Compiler richtet. Sie demonstrierten einen Angriff auf Linux, der beliebigen Speicher offenlegen kann, darunter den Hash des Root-Passworts, obwohl bekannte Spectre-Abwehrmaßnahmen aktiviert waren. Hardwareunternehmen erklärten, dass die derzeitigen Gegenmaßnahmen BTR bewältigen könnten; der Schutz werde über Software bereitgestellt.
Auf Ebene der Arbeitskräfte erklärt SEMI, dass sich der Mangel zunehmend auf fortschrittliches Packaging und erfahrene Führungskräfte in der Fertigung konzentriert. Bis 2029 könnten die Vereinigten Staaten 88.000 neue Ingenieure benötigen, während voraussichtlich bis 2030 etwa 30 % der Beschäftigten in der europäischen Halbleiterindustrie in den Ruhestand gehen werden.
Warum ist diese Woche wichtig?
Diese Entwicklungen deuten nicht auf ein isoliertes Rennen um Transistoren hin, sondern auf eine Verlagerung des Wettbewerbszentrums hin zum gesamten Ökosystem: Designwerkzeuge, die autonome Aufgaben ausführen können, HBM-Speicher, fortschrittliches Packaging, optische Verbindungen, zuverlässige Energieversorgung, Sicherheitskontrollen und Ingenieure, die diese Ebenen gemeinsam betreiben können. Einige Zahlen und Prognosen – etwa Investitionen, die noch geprüft werden, sowie Schätzungen zu Preisen und Energie – beruhen weiterhin auf ersten Berichten oder Aussagen und stellen keine endgültigen Ergebnisse dar.