In der komplexen Welt des Chipdesigns reicht es nicht aus, sicherzustellen, dass „Bits“ korrekt von einem Punkt zum anderen übertragen werden, um die Systemintegrität zu gewährleisten. Vidya Chandiran Darbari und Ashish Darbari von Axiomise präsentieren eine analytische Vision, die vorschlägt, die in der Molekularbiologie angewandte wissenschaftliche Methodik zu entlehnen, um präzisere Methoden für die Verifizierung von Siliziumsystemen (Silicon Systems Verification) zu entwickeln.
Kontext gegenüber bloßer Konnektivität
Die größte Lücke liegt in dem Glauben, dass die bloße Existenz einer Verbindung zwischen Komponenten bedeutet, dass das System wie erwartet funktionieren wird. In der Biologie reicht es nicht aus, zu wissen, dass eine Interaktion zwischen zwei Proteinen stattfindet; man muss Konzentration, Ort, Bindung und Timing verstehen. Ähnlich verhält es sich in der Chip-Entwicklung: Ein Controller oder ein Interconnect mag unter bestimmten Bedingungen korrekt funktionieren, aber das System könnte zusammenbrechen, wenn sich die Umgebungsbedingungen oder die Abfolge der Ereignisse ändern.
Der Artikel betont, dass Ingenieure den Kontext (Context) zu einem expliziten Bestandteil des Verifizierungsprozesses machen müssen, indem sie benachbarte Zustände, verfügbare Ressourcen und die Abfolge von Ereignissen definieren, auf denen jede technische Garantie beruht.
Timing: Wenn die Interpretation trotz intakter Daten fehlschlägt
Die Analyse weist auf ein kritisches technisches Problem hin: Daten (Bits) können völlig intakt und ohne Beschädigung ankommen, dennoch kann die Interpretation des Systems fehlerhaft sein, weil das Timing nicht stimmt. Wenn beispielsweise ein Controller Daten von einem Kamerasensor und einem Distanzsensor zusammenführt und zwischen den beiden Messungen ein nicht berücksichtigter Zeitunterschied besteht, wäre das Endergebnis die Darstellung eines Zustands, der in der Realität nie stattgefunden hat.
Daher müssen die Designanforderungen Elemente wie Folgendes enthalten:
- Zeitstempel-Assoziation (Timestamp association).
- Aktualität der Daten (Freshness).
- Zulässige Abweichung (Allowable skew).
Untersuchungsmethodik und formale Verifizierung (Formal Verification)
Anstatt lediglich zu versuchen, einen Fehler zu reproduzieren (Reproducing a trace), schlagen die Autoren vor, eine Methodik der „experimentellen Untersuchung“ zu übernehmen. Anstatt nur nach der Ursache eines Symptoms zu suchen, sollten Fragen gestellt werden, die zwischen verschiedenen Hypothesen unterscheiden, wie zum Beispiel: „Was passiert, wenn der Takt (Clock) weiterläuft?“ oder „Wird der Fehler fortbestehen, wenn sich der Dienst darunter ändert?“.
Hier zeigt sich die Bedeutung eines Formal-first-Ansatzes (Formal-first approach), nicht als Ersatz für die Simulation, sondern als Mittel, um technische Mechanismen in architektonische Verpflichtungen (Architectural Obligations) zu überführen. Dies bedeutet die Formulierung präziser Anforderungen, die sicherstellen, dass keine Credits verloren gehen, die Reihenfolge eingehalten wird und die korrekte Wiederherstellung des Zustands bei einem Reset (Reset) gewährleistet ist.
Was ändert sich in der Praxis?
Für Design- und Verifizierungsingenieure bedeutet dieser Wandel den Übergang von der Frage „Funktioniert die Komponente?“ hin zu „Unter welchen Bedingungen garantiert die Komponente die Integrität des Gesamtsystems?“. Dies erfordert:
- Verknüpfung der Schichten: Nicht nur RTL-Daten verwenden, sondern diese mit Workload-Daten und Telemetrie-Messungen (Telemetry) verknüpfen.
- Besitz von Quersystemen: Wenn ein Fehler zwischen dem Energiemanagement und der Datenflusssteuerung überlappt, muss eine gemeinsame Verantwortung bestehen, die sicherstellt, dass keine zirkulären Abhängigkeiten (Circular dependencies) entstehen.
- Verifizierung von Annahmen: Erfolgreiche Simulationsergebnisse nicht einfach akzeptieren, ohne zu prüfen, ob die verwendeten Annahmen kritische Zustände der Umgebung ausgeschlossen haben.