칩 보안은 더 이상 제품 출시 전에 최종 검증을 수행하거나 인증서를 제품에 첨부하는 문제가 아니라, 설계부터 배포와 모니터링까지 이어지는 프로세스가 되었다. 이는 Design Automation Conference 기간 중 Semiconductor Engineering이 주최한 비공개 논의의 가장 중요한 결론이다. 이 논의에는 Arteris, Cadence, Keysight EDA, Rambus, Siemens EDA, Synaptics, Synopsys의 전문가들이 참여했다. 이 글은 Ann Mutschler가 진행한 해당 논의의 발췌 내용을 바탕으로 한다.
인공지능, 칩렛, 소프트웨어 정의 시스템, FPGA, 연결형 시스템의 확산으로 공격 표면이 확대되고 있다. 따라서 위험은 물리적 회로의 결함이나 칩 자체에 대한 공격에만 국한되지 않는다. 네트워크, 임베디드 소프트웨어 또는 프로그래밍 가능한 계층에서 공격이 시작된 뒤 취약점을 악용해 시스템에 접근하거나 시스템을 중단시킬 수 있다.
인증에서 실제 사용으로
Cadence의 Yathiendra Vunnam은 많은 고객이 OSI 모델의 여러 계층에 걸쳐 IPsec과 MACsec 같은 메커니즘을 사용해 성능 및 컴퓨팅 요구를 충족하는 다층 방어를 채택하고 있다고 말했다. 그러나 그는 일부 기업이 인증이 제품 판매에 도움이 된다는 이유로 인증에 집중한 뒤, 더 작고 저렴하며 재사용 가능한 설계에 도달하기 위해 필요한 보호 기능의 범위를 축소한다고도 설명했다.
Rambus의 Scott Best에 따르면 문제는 보호 기술을 보유하고 있다는 사실만으로 그것이 제대로 적용되었다는 점이 입증되지는 않는다는 것이다. 고객은 사이드 채널 공격, 결함 주입 공격 또는 PUF 기술에 대한 보호를 요구한 뒤, 최종 시스템 내부에서 이를 어떻게 통합하고 사용할지 명확히 하지 않은 채 이러한 요소를 요구사항 목록에서 완료된 항목으로 취급할 수 있다. CRA와 ISO 26262 같은 프레임워크를 준수하거나 Keysight 또는 경쟁 기관으로부터 CSIP Level 3를 획득하는 경우에도 마찬가지다.
이는 인증이나 표준이 가치가 없다는 뜻이 아니라, 실제 작동 조건에서 제품이 안전하다는 충분한 증거를 그것만으로 제공할 수 없다는 뜻이다. 참가자들이 강조한 격차는 문서상 보안 메커니즘의 존재와, 다른 하드웨어·소프트웨어·네트워크와 통합된 상태에서 해당 메커니즘이 작동할 수 있는 능력 사이의 차이다.
가시성은 구성 요소 목록에서 시작된다
Keysight EDA의 Alexander Petr은 현대 시스템이 여러 계층으로 구축된다고 말했다. 칩에서 패키지, 보드, 시스템으로 이어진 뒤 데이터센터와 광역 네트워크를 포함하는 연결된 시스템으로 확장된다. 더 많은 기능이 임베디드 소프트웨어로 이동하면서 제품에 무엇이 포함되는지 파악하는 것이 위험을 추적하기 위한 조건이 된다.
여기에는 하드웨어 구성 요소를 위한 소프트웨어 목록, 즉 Petr이 중요성을 설명한 hardware용 Software Bill of Materials가 포함되며, 배포 후 취약점 추적과 모니터링도 포함된다. 오픈소스 소프트웨어로 인해 어려움은 더욱 커진다. 그는 악의적인 세력이 오픈소스 커뮤니티에 침투해 백도어를 주입하려는 시도가 있었다고 지적했다. 또한 zero-day 취약점을 발견하는 것만으로는 충분하지 않다. 기업은 먼저 자사 시스템이 영향을 받는 구성 요소를 사용하는지 파악한 다음, 이를 수정하거나 적절한 방어 수단을 구축할 수 있는지 확인해야 한다.
칩렛 아키텍처는 또 다른 과제를 추가한다. 서로 다른 출처의 모듈을 조합할 수 있기 때문에 각 블록이 반드시 최신 공정 노드를 사용할 필요가 없어 비용을 낮출 수 있지만, 실질적인 질문이 제기된다. 설계자는 각 칩렛의 보안을 어떻게 검증하며, 보안 수준이 낮은 모듈이 전체 시스템을 위험에 빠뜨리지 않도록 어떻게 보장할 것인가?
규제는 인식을 높이지만 행동을 보장하지는 않는다
참가자들은 유럽 사이버 복원력 법(CRA)을 비롯한 규제가 인식 수준을 높이고 일부 기업이 신뢰의 뿌리와 임베디드 보호에 투자하도록 유도했다는 데 동의했다. Siemens EDA의 Chris Giles는 법의 존재만으로는 충분하지 않으며, 요구사항을 지속적인 투자로 전환하려면 집행이 필요하다고 말했다. 참가자들은 반도체와 관련된 시한이 2026년 9월 11일이라고 언급했지만, 무엇을 공개해야 하는지와 실제로 어떻게 적용될지에 대해서는 여전히 의문이 남아 있다.
Synaptics의 Mohit Arora는 벌금이 연간 매출의 4%에 이를 수 있다고 지적했다. 한편 Synopsys의 Reed Hinkel은 이러한 압력이 이전에 주저하던 기업들이 칩에 대규모 신뢰의 뿌리를 배치하거나 Caliptra와 같은 Open Compute Project의 방향을 채택하도록 유도하기 시작했다고 보았다. 그러나 논의에서는 규제가 행동에 미치는 영향이 아직 확정되지 않았다는 점이 드러났다. Giles는 CRA가 대화에서 강력하게 언급되고 있지만 실제 관행을 바꿨는지는 확신할 수 없다고 말했으며, Petr은 논의 당시까지 부과된 벌금이 없었다고 지적했다.
실제로 무엇이 달라지는가?
필요한 전환은 단순히 도구나 추가 보안 지식재산을 구매하는 것이 아니라, 설계·소프트웨어·제품 관리·운영 팀 전체에 책임을 분산하는 것이다. 제품이 제공하는 서비스의 가치가 높아질수록 보안 실패와 그에 따른 책임의 비용도 증가한다. 따라서 Hinkel은 고부가가치 서비스에 대한 약속에는 서비스 수준 계약을 이행하고 취약점에 대응할 수 있는 실질적인 역량이 따라야 한다고 보았다.
상업적·군사적 인센티브도 논의에 등장했다. 사용자의 신뢰를 얻는 제품은 더 큰 보안 투자를 정당화할 수 있으며, Boeing과 Airbus를 비롯해 논의에서 언급된 미국 국방부와 그 공급업체들의 요구도 이 분야에 대한 투자의 일부를 촉진하고 있다. 그러나 제약이 사라지는 것은 아니다. 보안은 항상 비용 및 출시 일정과 경쟁하며, 배포 품질과 모니터링 품질보다 인증이 측정하기 쉬운 상태로 남을 수 있다.
양자내성 암호화와 관련해 Hinkel은 과제가 하드웨어나 펌웨어에만 국한되지 않고, 역사적으로 여러 계층이 누적되어 구축되어 업데이트와 확장이 어려운 공개키 가속기 PKA까지 확장된다고 설명했다. 논의에 따르면 제품은 3년 안에 새로운 알고리즘을 지원해야 하며, 기존 알고리즘의 폐기는 5년의 시간 범위와 연관된다. 이는 양자내성 암호화를 위한 준비가 기존 설계에 알고리즘을 추가하는 데 그치지 않고 아키텍처를 재구성해야 한다는 점을 보여준다.
기술 독자에게 가장 중요한 해석은 입증 가능한 보안이 제품 내부에 무엇이 존재하는지, 그것이 어떻게 통합되었는지, 판매 후 어떻게 모니터링될지를 포함해야 한다는 것이다. 인증은 이 과정에서 검증 지점으로 남지만, 그 과정을 대체하지는 않는다. 규제 집행의 세부 내용, 취약점 공개의 범위, 시장에 널리 배포된 제품을 기업이 처리할 수 있는 역량은 여전히 공개된 질문으로 남아 있으며, 출처는 이에 대한 결론을 내리지 않았다.