IBM Quantum认为，通往实用量子计算的道路并不是从当前设备直接跃迁到完全容错的计算机，而是要经过一系列错误缓解、错误检测和错误校正技术。根据Ali Javadi-Abhari、Blake Johnson、Alireza Seif和Jennifer Janechek于2026年9月15日发布的材料，衡量进展的实际标准并不只是逻辑量子比特的数量，还包括利用现有资源能够可靠运行的电路规模和复杂度。
这一理念建立在一个基本权衡之上：一方面是时间和采样数量，另一方面是量子比特和门的数量。量子错误校正将信息编码到逻辑量子比特中，并在电路执行过程中或执行之后处理错误，但它需要大量量子比特和门，还需要错误率更低的硬件、远程连接以及实时解码器。错误缓解则依靠重复运行电路来降低噪声影响，这会提高采样成本；同时，它可以利用高性能计算来降低这一成本。
混合方法带来了什么？
在两种方法之间的中间区域，混合技术同时使用错误校正和错误缓解的要素。IBM提到，近期的错误校正技术已经显示出比基础物理硬件错误率低约十倍的有效错误率；而混合方法与单独使用错误缓解相比，则显示出将推断采样开销减少63倍的效果。
其中一个例子是使用时空码进行后选择错误校正，将低权重的Pauli检验分布在空间和时间上。如果硬件运行未达到所需检验，就会被排除。在材料所述的一项实验中，研究人员使用76个物理量子比特对64个逻辑量子比特进行编码，并使用314个T门，运行了一个包含2336个CZ门的电路。在对综合征进行后选择之后，有效门错误率提高了约十倍，保真度下限为0.349，置信度为95%。
但后选择并不能消除所有错误，因为某些噪声可能会绕过对称性检验。因此，IBM指出，有一项研究将这种方法与概率错误消除（PEC）结合使用，使研究人员能够以远少于单独使用PEC所需的快照数量，获得相近的期望值。这一结果并不证明已经实现完全容错，但说明了如何将错误检测与错误缓解结合起来，从当前设备中提取更好的性能。
软件控制是校正体系的一部分
这种方法并不局限于码的设计。IBM表示，IBM Quantum平台和Qiskit能够访问多个软件栈层级，从控制脉冲和定制校准，到将执行过程中的测量、经典处理和即时反馈结合起来的动态电路。
定向执行模型于上一年度作为实验性服务推出，它支持从客户端调整错误缓解，并提供分析和噪声学习工具。借助qiskit-noise-learning、qiskit-mitigation和Samplomatic等软件包，研究人员可以构建定制的噪声学习协议，并执行标准化的错误缓解策略。Executor工具还支持返回状态信息和IQ点，而不只是测量的二进制结果，这可能有助于解码、状态验证和泄漏分析。
降低完全容错成本的两条路径
材料还讨论了条件式量子校正，其中可以通过错误校正保护Clifford门，而使用量子概率等方法缓解编码T门的错误。由于缓解仅应用于不属于Clifford的门，因此在已经开始以逻辑层面运行的设备中，其开销可能变得更加可控。
另一条路径是使用弱的横向旋转，并根据码综合征测量结果有条件地决定其结果。与完全依赖魔态制备、蒸馏和传输门操作不同，可以排除综合征不正确的分支，或对其进行重复。IBM表示，与传统的Clifford + T方法相比，这一思路可能将执行时间降低几十倍至数百倍，但这仍是一个预期中的研究结果，并不是生产级容错系统上已经得到证明的性能。
实际情况会发生什么变化？
分层码提供了另一条路径。它们将代数码（例如量子Reed-Solomon码）置于内部qLDPC码之上，使内部码的逻辑操作为外部码提供所需的远程连接，而无需将同等复杂度加入硬件。IBM提到，在物理错误率为10-3的情况下，将Reed-Solomon码叠加在高码率内部码之上，理论上可以达到1012量级的逻辑操作，同时使用工程复杂度较低的单元。
然而，实时分层错误校正目前无法直接在当前一代系统中实现。此外，要从中受益，还需要量子处理单元与CPU、GPU或专用加速器之间进行紧密集成；IBM将此与IBM Quantum Systems API以及以量子为中心的超级计算架构联系起来。
certi.news解读：IBM提出的核心价值，在于将讨论从“容错计算机何时出现？”这一问题，转向一个更易于测量的问题：在道路上的每一个节点，可以可靠执行多大规模的电路？上述数字表明，在降低噪声成本方面已经取得重要进展，但这并不意味着当前设备已经实现完全容错，也不意味着大规模实用应用已经可用。这些结果依赖于噪声模型、样本选择和经典资源；此外，可扩展性、连接能力以及解码所需时间仍然是悬而未决的问题。因此，这条渐进式路径对研究人员而言似乎很有前景，但它并没有消除从一次经过优化的逻辑电路实验到大规模构建容错量子计算机之间的工程鸿沟。