قالت Kioxia خلال فعالية FMS: the Future of Memory and Storage، التي أقيمت في سانتا كلارا بين 4 و6 أغسطس 2026، إن مراكز بيانات الذكاء الاصطناعي تحتاج إلى بدائل توسّع طبقة الذاكرة والتخزين إلى جانب DRAM وHBM. وقدمت الشركة تقنيات فلاش ووحدات ذاكرة تعتمد على واجهة Compute Express Link (CXL) لمعالجة هذا التحدي، مع التأكيد على أن فلاش التقليدي لا يستطيع ببساطة أن يحل محل DRAM بسبب الكمون وعدد مرات الكتابة.
لماذا تبحث مراكز الذكاء الاصطناعي عن بدائل لـDRAM؟
أوضحت Kioxia أن توسع مراكز بيانات الذكاء الاصطناعي يرفع الطلب على HBM وDRAM، فيما تؤدي قيود الإمداد إلى زيادة تكلفة هذه المكونات، كما يضيف توسيع البنية التحتية للمراكز عبئاً إضافياً على التكلفة. وتستند فكرة استخدام الفلاش في طبقة الذاكرة إلى فارق السعة الكبير: فشريحة DRAM بسعة 32 غيغابت تقابلها شريحة فلاش بسعة 2 تيرابت، أي سعة أعلى بنحو 64 مرة.
لكن هذا الفارق لا يلغي القيود التقنية. فالفلاش أبطأ في القراءة والكتابة، كما أن قدرته على تحمل عمليات الكتابة محدودة مقارنة بـDRAM. وترى Kioxia أن نمط الوصول إلى البيانات في مراكز الذكاء الاصطناعي يوفر مجالاً لتوزيع الأدوار؛ إذ تشير الشركة إلى أن نحو 20% من البيانات قد تستحوذ على 80% من عمليات الوصول. ويمكن إبقاء البيانات الأكثر نشاطاً في DRAM، ونقل الجزء الأقل استخداماً إلى فلاش منخفض الكمون.
XL-FLASH وذاكرة CXL
قدمت Kioxia تقنية XL-FLASH بوصفها فلاشاً منخفض الكمون. وتقول الشركة إن زمن القراءة فيها يقل عن 5 ميكروثوانٍ، أي أقل بنحو عشرة أضعاف من فلاش تقليدي، مع تصميم يستهدف ما بين 150 ألفاً و250 ألف عملية إعادة كتابة خلال فترة استخدام تبلغ خمس سنوات. غير أن استخدام XL-FLASH وحده لا يحقق زمناً مماثلاً لـDRAM، ولذلك عرضت الشركة دمجه مع متحكم مخصص ووحدة ذاكرة عبر CXL.
وفق العرض، يقل زمن قراءة وحدة CXL التي تجمع XL-FLASH والمتحكم المخصص عن 10 ميكروثوانٍ. وفي مثال لنظام يضم المعالج ووحدة DRAM ووحدة CXL والتخزين، استُبدلت ذاكرة DRAM بسعة 225 غيغابايت بتركيبة تضم 148 غيغابايت من DRAM و77 غيغابايت من ذاكرة CXL، مع تراجع في الأداء لا يتجاوز 5% بحسب Kioxia. كما ذكرت الشركة أن التركيبة نفسها قد تضاعف السعة وتحقق أداءً أعلى بنحو 1.3 مرة عند مقارنتها بنظام DRAM فقط ذي التكلفة المماثلة.
كفاءة الطاقة تظل عاملاً حاسماً في SSD
لا تقتصر مشكلة مراكز بيانات الذكاء الاصطناعي على السعة والكمون؛ فطاقة تشغيل SSD تؤثر أيضاً في تصميم النظام. أشارت Kioxia إلى انتقال واجهات SSD من PCIe 5.0 إلى PCIe 6.0 ثم PCIe 7.0، مع استمرار ارتباط سرعات القراءة والكتابة بحدود الطاقة المتاحة.
واستعرضت الشركة الجيل العاشر من BiCS FLASH TLC، الذي يرفع كثافة البتات بنحو 59% مقارنة بالجيل الثامن، مع خفض استهلاك طاقة القراءة 40% وطاقة الكتابة 30% وفق بيانات العرض. كما ذكرت أن حزمة تجمع شرائح الفلاش مع شريحة واجهة يمكن أن تصل سعتها إلى 4 تيرابايت. وتعمل Kioxia كذلك على الجيل الثالث من XL-FLASH والجيل العاشر من BiCS FLASH QLC.
ما الذي يتغير عملياً؟
لا تشير التقنيات المعروضة إلى استبدال DRAM بالكامل، بل إلى بناء طبقة وسطية بين الذاكرة الرئيسية والتخزين، تُستخدم للبيانات الأقل نشاطاً عندما تكون زيادة السعة أهم من الوصول إلى أدنى كمون ممكن. وتبقى النتائج الفعلية مرتبطة بدعم المنصة لوحدات CXL، وبالمتحكم والبرمجيات ونمط الوصول إلى البيانات. كما أن المادة المتاحة تغطي الجزء الأول فقط من تقرير MONOist، لذلك لا تتضمن تفاصيل الأقسام الأربعة التي قالت Kioxia إنها خصصتها لتطبيقات SSD في مراكز بيانات الذكاء الاصطناعي.
كيف أعددنا هذا الخبر؟
اعتمد الخبر على المصدر الأصلي الموضح أعلاه. قد نستخدم أدوات آلية للمساعدة في الاستخراج والتصنيف والصياغة،
لكن النشر يخضع لقواعد تمنع المحتوى المكرر والقصير أو الروتيني منخفض القيمة.
اقرأ سياستنا التحريرية.