Forschungsergebnisse der National University of Singapore, der Universität Kyoto, der KAIST und der UNIST zeigen drei Ansätze zur Bewältigung unterschiedlicher Herausforderungen beim Chipdesign: die Verkleinerung von Isolatoren für Kupferverbindungen, der Betrieb von Siliziumkarbid-Transistoren bei extrem hohen Temperaturen und die Verbesserung der Stabilität vertikaler Kanaltransistoren aus Oxiden.
Kohlenstoffisolator mit zwei Funktionen
Forscher der National University of Singapore entwickelten eine atomar dünne Schicht aus amorphem Kohlenstoff, um Kupferleitungen zu isolieren, deren Abmessungen kontinuierlich schrumpfen. Die Schicht behielt eine elektrische Dielektrizitätskonstante von 1,35 bei Dicken zwischen 0,8 und 2,7 Nanometern bei, verhinderte zudem den Durchtritt von Kupferionen und hielt starken elektrischen Feldern stand.
Die Schicht wurde mittels chemischer Gasphasenabscheidung bei Temperaturen unter 300 Grad Celsius hergestellt und direkt auf Siliziumdioxid, Kupfer und Kobalt aufgewachsen. Das Wachstum erstreckte sich gleichmäßig über einen Wafer mit einer Größe von vier Zoll, einschließlich der Seitenflächen und Ecken der geätzten Strukturen.
Bei einer Dicke von 0,8 Nanometern hielt die Schicht einem elektrischen Feld zwischen 28 und 31 Megavolt pro Zentimeter stand, bevor sie ihre Isolierfähigkeit verlor. Die Bedeutung des Ergebnisses liegt in der Kombination einer Isolierung mit niedrigem k-Wert und einer Barriere, die den Kupfertransport innerhalb einer einzigen Schicht verhindert, wodurch möglicherweise mehr Platz für die Kupferleitung selbst verbleibt. Das Team plant jedoch gemeinsam mit TSMC, die Langzeitzuverlässigkeit, die Skalierbarkeit und die Kompatibilität mit bestehenden Fertigungsprozessen zu testen – Aspekte, die noch nicht geklärt sind.
SiC-Transistoren für Umgebungen bis 600 Grad Celsius
Forscher der Universität Kyoto entwickelten komplementäre Sperrschicht-Feldeffekttransistoren aus Siliziumkarbid (SiC JFETs) und demonstrierten deren Betrieb bei einer Temperatur von 600 Grad Celsius.
Das Design verwendete ein unteres Gate zur Verbesserung der Kontrolle über die Schwellenspannung sowie eine auf Wannen basierende Isolation anstelle eines halbisolierenden Substrats, um den Leckstrom bei hohen Temperaturen zu begrenzen. Diese Struktur senkte den Leckstrom auf ein Niveau nahe dem theoretisch für SiC-Material erwarteten Grenzwert.
Das Ergebnis befindet sich weiterhin im Forschungsstadium. Das Team beabsichtigt, komplexere Schaltungen zu entwickeln, zur Produktion auf Waferebene überzugehen und sicherzustellen, dass das gesamte Package rauen Umgebungen standhalten kann.
Mehrschichtisolator für In-Memory-Computing-Schaltungen
Forscher der KAIST und der UNIST entwickelten eine mehrschichtige Isolatorstruktur aus Siliziumnitrid/Siliziumdioxid/Siliziumnitrid (SiN/SiO₂/SiN), um die Leistung vertikaler Kanaltransistoren aus Oxiden zu verbessern – einer Struktur, für die ein möglicher Einsatz in In-Memory-Computing-Geräten vorgesehen ist.
Die Struktur fungiert als Kanal für den Sauerstofftransport und hilft dadurch, Sauerstoffleerstellen im Oxidhalbleiter stabil auszugleichen, während gleichzeitig unerwünschte Oxidation an der Elektrode begrenzt wird. Nach mehr als zehn Millionen Zyklen eines elektrischen Belastungstests blieb die Änderung der Schwellenspannung unter 50 Millivolt. Außerdem konnten die Forscher den Oxidhalbleiter mit der herkömmlichen siliziumbasierten CMOS-Technologie integrieren.
Warum ist diese Nachricht wichtig?
Die drei Ergebnisse befassen sich mit unterschiedlichen materiellen und technischen Einschränkungen: der Dichte von Kupferverbindungen, Leckströmen bei hohen Temperaturen und der Instabilität vertikaler Bauelemente. Sie stellen jedoch weder fertige Produkte noch kommerziell bewährte Produktionsprozesse dar; jedes Projekt benötigt zusätzliche Tests zur Skalierung, Zuverlässigkeit und Integration in Fertigungslinien. Ihr derzeitiger Wert liegt daher in der Bereitstellung von Forschungswegen, die bewertet werden können, und nicht in der Ankündigung eines unmittelbaren Wandels in der Chipindustrie.