National University of Singapore, 교토대학교, KAIST, UNIST의 연구 결과는 칩 설계의 서로 다른 과제를 해결하기 위한 세 가지 접근법을 제시했다. 구리 상호연결의 절연층을 줄이고, 매우 높은 온도에서 실리콘 카바이드 트랜지스터를 작동시키며, 산화물로 제작된 수직 채널 트랜지스터의 안정성을 향상하는 방법이다.
두 가지 기능을 결합한 탄소 절연체
National University of Singapore의 연구진은 계속해서 치수가 줄어드는 구리 배선을 절연하기 위해 원자 두께의 비정질 탄소막을 개발했다. 이 막은 0.8~2.7나노미터의 두께 범위에서 1.35의 유전율을 유지했으며, 구리 이온의 통과를 막고 강한 전기장을 견뎠다.
이 막은 300°C 미만의 온도에서 화학 기상 증착을 이용해 제작했으며, 이산화규소, 구리, 코발트 위에 직접 성장시켰다. 성장은 4인치 웨이퍼 전체에 걸쳐 균일하게 진행됐고, 식각된 구조의 측면과 모서리도 포함했다.
두께가 0.8나노미터일 때 이 막은 절연 능력을 잃기 전에 센티미터당 28~31메가볼트의 전기장을 견뎠다. 이 결과의 중요성은 낮은 k값의 절연과 한 층 안에서 구리 이동을 막는 장벽을 결합했다는 데 있으며, 이는 구리 배선 자체에 더 넓은 공간을 남길 수 있다. 그러나 연구팀은 TSMC와 협력해 장기 신뢰성, 확장성, 기존 제조 공정과의 호환성을 시험할 계획이며, 이러한 측면은 아직 해결되지 않았다.
600°C 환경을 위한 SiC 트랜지스터
교토대학교의 연구진은 실리콘 카바이드(SiC) 상보형 접합 전계효과 트랜지스터(SiC JFET)를 개발했으며, 600°C에서 작동하는 모습을 입증했다.
이 설계는 문턱전압 제어를 개선하기 위해 하부 게이트를 사용했으며, 고온에서 누설 전류를 줄이기 위해 반절연 기판 대신 웰 기반 절연을 적용했다. 이 구조는 누설을 SiC 재료에 대해 이론적으로 예상되는 한계에 가까운 수준으로 낮췄다.
이 결과는 여전히 연구 단계에 있으며, 연구팀은 더 복잡한 회로를 개발하고 웨이퍼 수준의 생산으로 전환하며 전체 패키지가 가혹한 환경을 견딜 수 있는지 확인할 계획이다.
인메모리 컴퓨팅 회로를 위한 다층 절연체
KAIST와 UNIST의 연구진은 산화물로 제작된 수직 채널 트랜지스터의 성능을 향상하기 위해 실리콘 질화물/이산화규소/실리콘 질화물(SiN/SiO₂/SiN) 다층 절연 구조를 개발했다. 이 구조는 인메모리 컴퓨팅 장치에 잠재적으로 사용될 수 있다.
이 구조는 산소 이동 통로로 작동해 산화물 반도체의 산소 공공을 안정적으로 보상하는 동시에 전극에서 원치 않는 산화를 제한한다. 1,000만 회가 넘는 전기 스트레스 시험 이후에도 문턱전압 변화는 50밀리볼트 미만으로 유지됐다. 또한 연구진은 산화물 반도체를 기존 실리콘 CMOS 기술과 통합하는 데 성공했다.
이 소식이 중요한 이유는 무엇인가?
세 연구 결과는 서로 다른 물질적·공학적 제약을 다룬다. 구리 상호연결의 밀도, 고온에서의 누설, 수직 소자의 불안정성이 그것이다. 그러나 이들은 완성된 제품이나 상업적으로 검증된 생산 공정을 의미하지 않는다. 각 프로젝트에는 확장성, 신뢰성, 제조 라인과의 통합을 검증하기 위한 추가 시험이 필요하다. 따라서 현재의 가치는 칩 산업의 즉각적인 전환을 선언하는 데 있는 것이 아니라, 평가 가능한 연구 경로를 제시한다는 데 있다.