National University of Singapore、京都大学、KAIST和UNIST的研究成果揭示了应对芯片设计不同挑战的三种方法：缩减铜互连的绝缘层、让碳化硅晶体管在极高温度下工作，以及提高氧化物垂直沟道晶体管的稳定性。
兼具两种功能的碳绝缘层
National University of Singapore的研究人员开发出一种原子级厚度的非晶碳薄膜，旨在隔离尺寸持续缩小的铜线。该薄膜的介电常数保持在1.35，厚度范围为0.8至2.7纳米；同时还能阻止铜离子穿过，并承受强电场。
该薄膜采用低于300摄氏度的化学气相沉积工艺制造，并直接生长在二氧化硅、铜和钴上。其生长均匀覆盖了一片四英寸晶圆，包括刻蚀结构的侧面和角落。
在0.8纳米厚度下，该薄膜在绝缘能力丧失前可承受每厘米28至31兆伏的电场。该成果的重要性在于，它在单层中结合了低k值绝缘层和阻止铜迁移的屏障，从而可能为铜线本身留下更多空间。不过，研究团队计划与TSMC合作，测试其长期可靠性、可扩展性以及与现有制造工艺的兼容性，这些方面目前尚未得到确定。
面向高达600摄氏度环境的SiC晶体管
京都大学的研究人员开发了碳化硅互补结型场效应晶体管（SiC JFETs），并展示了其在600摄氏度下运行的能力。
该设计采用底栅，以改善对阈值电压的控制；同时使用基于阱的隔离，而不是半绝缘衬底，旨在限制高温下的漏电流。这种结构使漏电降低到接近SiC材料理论预期极限的水平。
这一成果仍处于研究阶段，因为研究团队计划开发更复杂的电路，转向晶圆级生产，并确认整个封装能够承受严苛环境。
用于存内计算电路的多层绝缘层
KAIST和UNIST的研究人员开发了一种由氮化硅/二氧化硅/氮化硅（SiN/SiO₂/SiN）构成的多层绝缘结构，以提升氧化物垂直沟道晶体管的性能；这种结构有望应用于存内计算设备。
该结构充当氧传输通道，有助于稳定地补偿氧化物半导体中的氧空位，同时减少电极处不必要的氧化。在超过一千万次电应力测试循环后，阈值电压变化仍低于50毫伏。研究人员还成功将氧化物半导体与传统硅CMOS技术集成。
这则消息为何重要？
这三项成果分别应对不同的材料和工程限制：铜互连密度、高温下的漏电，以及垂直器件的不稳定性。但它们并不代表已经准备就绪的产品或经过商业验证的生产工艺；每个项目仍需进行额外的扩展性、可靠性以及与制造产线集成方面的测试。因此，它们当前的价值在于提供可供评估的研究路径，而不是宣布芯片产业将立即发生转变。