Silvaco hat Details zu einem fortschrittlichen Workflow für die Co-Optimierung von Fabrik-Technologie (Fab Technology Co-Optimization – FTCO) vorgestellt, der darauf abzielt, die Lücke zwischen idealen Designs und der tatsächlichen Leistung optischer integrierter Schaltkreise (PICs) zu schließen. Die Effizienz dieser Schaltkreise wird häufig durch reale Faktoren wie Flankenwinkel, kritische Abmessungsabweichungen, Dickenvariationen und Linienkantenrauheit beeinträchtigt – Details, die herkömmliche Simulationen auf Basis rein theoretischer Entwürfe nicht genau erfassen können.
Das neue System kombiniert den Import von GDS-Layouts, 3D-Prozesssimulation, GPU-beschleunigte Finite-Differenzen-Zeitbereichsverfahren (FDTD), Design of Experiments (DOE) sowie KI-basierte Ersatzmodellierung (AI-based surrogate modeling). Die technischen Ergebnisse zeigen, hogy die Integration tatsächlicher Fertigungsvariablen in die Modelle eine hohe Übereinstimmung mit zuvor aufgezeichneten experimentellen Ergebnissen ermöglicht.
Was ändert sich praktisch?
Der neue Workflow bietet die Möglichkeit, Tests für direktionale Koppler-Designs (Directional Coupler DOE) zu verarbeiten, die 25 einzigartige Kombinationen für vier verschiedene Fertigungsvariablen umfassen. Dieses Modell erfordert eine massive Gittergröße von 65 Millionen 3D-FDTD-Zellen, wird jedoch auf einer einzigen Arbeitsstation, die mit einer NVIDIA A100-Grafikkarte ausgestattet ist, in weniger als 10 Stunden fertiggestellt.
Diese Integration schafft einen digitalen Zwilling, der Ingenieuren und Personen ohne speziellen Simulationshintergrund ein intuitives und sofortiges Verständnis der Beziehung zwischen industriellen Prozessbedingungen und der endgültigen Leistungsstufe des Chips vermittelt. Das Unternehmen bezeichnet dies als einen wichtigen Schritt zur Erleichterung der Bewertung optischer Designs vor dem Übergang zu den tatsächlichen Produktionslinien.
Warum ist diese Nachricht wichtig?
Optische integrierte Schaltkreise sind eine Säule der nächsten Generation von Telekommunikation, Rechenzentren und Hochleistungsrechnen, jedoch behindert die Empfindlichkeit des Lichts gegenüber mikroskopischen Fertigungsänderungen ihre schnelle Vermarktung. Die Kombination aus präziser Prozesssimulation, grafischer Rechenbeschleunigung und künstlicher Intelligenz beseitigt eines der wichtigsten Hindernisse bei der optischen Vorhersage des Chipverhaltens, wodurch Entwicklungszyklen verkürzt und die hohen Kosten im Zusammenhang mit wiederholten Fertigungstests gesenkt werden.