Silvaco, ideal tasarımlar ile optik entegre devrelerin (PIC) fiili performansı arasındaki boşluğu kapatmayı amaçlayan gelişmiş bir fabrika teknolojisi ortak optimizasyonu (Fab Technology Co-Optimization - FTCO) iş akışının ayrıntılarını açıkladı. Bu devrelerin verimliliği genellikle yan duvar açıları, kritik boyut sapmaları, kalınlık varyasyonları ve çizgi kenarı pürüzlülüğü gibi gerçek dünya faktörlerinden etkilenir; bu ayrıntıları yalnızca teorik tasarımlara dayanan geleneksel simülasyonlar doğru bir şekilde yakalayamaz.
Yeni sistem; GDS yerleşimlerinin içe aktarılmasını, 3D proses simülasyonunu, grafik işlem birimleri tarafından desteklenen zamansal sonlu farklar (FDTD) yöntemini, deney tasarımını (DOE) ve yapay zeka tabanlı vekil modellemeyi (AI-based surrogate modeling) bir araya getiriyor. Teknik sonuçlar, fiili üretim değişkenlerinin modellere dahil edilmesinin, önceden kaydedilmiş deneysel sonuçlarla yakından uyum sağladığını gösteriyor.
Pratikte ne değişiyor?
Yeni iş akışı, dört farklı üretim değişkeni için 25 benzersiz kombinasyon içeren yönlü bağlaşıcı deney tasarımı (Directional Coupler DOE) testlerini işleme yeteneği sağlar. Bu model, 65 milyon 3D FDTD hücresinden oluşan devasa bir ağ boyutu gerektirir, ancak NVIDIA A100 grafik kartıyla donatılmış tek bir iş istasyonunda 10 saatten kısa sürede tamamlanır.
Bu entegrasyon, mühendislere ve simülasyon uzmanı olmayanlara endüstriyel proses koşulları ile çipin nihai performans düzeyi arasındaki ilişkiyi sezgisel ve anında kavrama imkanı tanıyan dijital bir ikiz oluşturur; şirket bunu, fiili üretim hatlarına geçmeden önce optik tasarımların değerlendirilmesini kolaylaştırmak için önemli bir adım olarak tanımlıyor.
Bu haber neden önemli?
Optik entegre devreler yeni nesil iletişim, veri merkezleri ve yüksek başarımcı hesaplamada temel bir direk olarak kabul edilmektedir, ancak ışığın imalatın içindeki minyatür değişimlere karşı hassasiyeti hızlı bir şekilde ticarileştirilmesini engellemektedir. Hassas proses simülasyonunun grafik kartlarının hesaplama hızlandırması ve yapay zeka ile entegre edilmesi, çip davranışını optik olarak tahmin etmenin önündeki en önemli engellerden birini ortadan kaldırarak geliştirme döngülerini kısaltır ve tekrarlanan imalat denemeleriyle ilgili yüksek maliyetleri azaltır.