A medida que aumenta el número de componentes que comparten datos dentro de los chips de inteligencia artificial, la gestión de estos datos ya no es responsabilidad exclusiva del software. Cuando una unidad de aceleración de datos escribe en la memoria y luego una unidad de procesamiento central lee esos datos, o cuando los componentes intercambian información de control compartida, el software debe saber qué copia de los datos es la más reciente. El artículo explica que trasladar una mayor parte de esta tarea al hardware, mediante la coherencia de memoria, puede reducir la complejidad del software, los errores de coordinación y la dificultad de desarrollar los sistemas.
El artículo se publicó en formato de blog patrocinado en Semiconductor Engineering y fue escrito por Ashley Stevens, director de gestión de productos y marketing de Arteris, responsable de las redes de interconexión coherentes y de las comunicaciones entre chiplets. Por ello, ofrece una explicación técnica útil, pero también presenta las capacidades de los productos de Arteris, algo que debe tenerse en cuenta al evaluar el planteamiento.
De las copias independientes a la memoria compartida
En los sistemas más antiguos, era posible mantener el procesador y el acelerador relativamente separados. El procesador se comunicaba con el acelerador mediante PCIe, copiaba los datos en la memoria del acelerador, enviaba un mensaje y esperaba los resultados. Este modelo era práctico cuando las unidades funcionaban con mayor independencia, pero se vuelve más complejo a medida que aumentan el volumen de datos compartidos y el número de etapas de procesamiento.
El problema resulta más evidente en los sistemas de inteligencia artificial periférica, en los que el sistema puede integrar un procesador general y un acelerador de inteligencia artificial dentro de un mismo SoC, o conectarlos en un diseño basado en múltiples chiplets. En este caso, los datos atraviesan varias etapas antes de que el resultado llegue a la aplicación, mientras que la información de coordinación y control debe estar disponible en la versión correcta para los componentes correspondientes.
La coherencia de memoria es una tecnología a nivel de chip que mantiene una visión unificada de los datos compartidos, ya estén en la memoria principal o en la memoria caché. En lugar de que el software se encargue de seguir las modificaciones y garantizar la actualización de las copias, el sistema de interconexión coherente y el sistema de memoria asumen parte de esta tarea.
¿Qué cambia en la práctica?
El resultado principal no consiste en eliminar todas las operaciones de copia ni en hacer que todas las comunicaciones sean coherentes, sino en reducir la cantidad de lógica de software necesaria para coordinar el funcionamiento de unidades heterogéneas. Cuando el hardware gestiona el estado de los datos compartidos, el software puede centrarse más en la lógica de la aplicación y en la planificación del trabajo, en lugar de comprobar si cada componente está leyendo una copia antigua o actualizada.
Este cambio puede hacer que el software sea más sencillo y fácil de desarrollar, y también puede reducir errores difíciles de detectar durante la ejecución. El artículo relaciona este enfoque con la velocidad de desarrollo y la fiabilidad del software, pero no proporciona cifras para medir cuánto mejoran el rendimiento o el tiempo de desarrollo. Por tanto, los beneficios cuantitativos no pueden considerarse confirmados únicamente a partir del texto.
Coherencia allí donde se necesita
El artículo no considera que aplicar coherencia a todo movimiento de datos sea el mejor diseño. Los flujos de gran ancho de banda no siempre necesitan coherencia de memoria, mientras que la información que coordina el funcionamiento del sistema entre las unidades de procesamiento sí necesita este mecanismo. Por ello, según el planteamiento expuesto, la mayoría de los chips de inteligencia artificial utilizan una combinación de redes de interconexión coherentes y no coherentes.
Las redes coherentes se utilizan cuando varias unidades de procesamiento comparten los mismos datos o el mismo estado, mientras que las redes no coherentes pueden transportar datos que no necesitan una visión compartida. Esta división permite a los diseñadores optimizar el resto de las comunicaciones según los requisitos de ancho de banda, latencia y consumo de energía, en lugar de imponer el coste de la coherencia en cada ruta.
La importancia del diseño basado en múltiples chiplets
La idea se extiende a los sistemas basados en múltiples chiplets, en los que el chip más grande se divide en varios chiplets que intercambian información. El artículo afirma que mantener la coherencia entre estos chiplets puede ayudar a ampliar los sistemas heterogéneos sin devolver por completo al software la responsabilidad de coordinar los datos compartidos.
En este contexto, Arteris menciona tres componentes de su cartera: FlexNoC para las comunicaciones no coherentes, FlexGen para automatizar el diseño de redes NoC de alto rendimiento en chips avanzados y sistemas basados en múltiples chiplets, y Ncore para proporcionar una red de interconexión coherente. Estas referencias explican el lugar que ocupa la tecnología dentro de los productos de la empresa, pero no constituyen un anuncio de lanzamiento nuevo ni una comparación independiente entre las soluciones del mercado.
¿Por qué importa esta noticia?
El valor arquitectónico más destacado del planteamiento es que dedicar más transistores a simplificar el software ya no se considera necesariamente un desperdicio. A medida que los sistemas de inteligencia artificial pasan a diseños que combinan procesadores generales, aceleradores y chips basados en múltiples chiplets, la distribución de responsabilidades entre el hardware y el software se convierte en una decisión que afecta a la escalabilidad y a la facilidad de desarrollo.
Sin embargo, la cuestión práctica sigue siendo cuánto hardware adicional merece la pena dedicar a la coherencia y dónde debe detenerse para evitar costes innecesarios en superficie, energía, diseño y verificación. El artículo ofrece el principio de distinguir entre datos compartidos y no compartidos, pero no establece criterios cuantitativos para tomar esta decisión ni presenta resultados de pruebas o un caso de uso documentado que compare un enfoque coherente con otro que dependa en mayor medida de la gestión mediante software.