高帯域幅メモリHBMは、AIワークロードを処理するため、システム企業がより高い帯域幅を求め続けるなか、物理面および製造面での制約が増大している。Hot Chips 2026で議論された内容によれば、これまで最も直接的な解決策だった、パッケージ内にDRAMダイを追加する方法は、ダイの薄型化、熱管理、位置合わせ、許容可能な歩留まりの維持を難しくしている。
HBMは、ベースとなるロジックダイの上にメモリダイを積層する3次元構造を採用し、各層は数千本、または数万本のシリコン貫通ビア（TSV）で接続される。これらの接続数を増やすと帯域幅は向上するが、メモリセルに割り当てられるはずだったダイ面積を消費する。そのため、性能向上はチップ当たり容量の比例した増加にはつながらず、従来型DRAMと比べて、ビット当たりに必要なシリコンと製造キャパシティ、電力を増加させる。
層を追加するたびに製造リスクが高まる
HBMモジュールの高さをパッケージの制限内に収めるには、DRAMダイを薄型化する必要がある。しかし、薄くなったダイは製造やパッケージング時の取り扱いが難しくなり、反りも発生しやすくなる。これはウェハーの取り扱い、バンプの位置合わせ、ダイ同士の接合に影響を及ぼす。また、積層が高くなると電力密度が上昇し、モジュール内部の熱経路も長くなる。
新たな層を追加するたびに欠陥が発生する可能性も高まる。アンダーフィル材に空隙が生じたり、位置合わせ不良や工程ばらつきによって構造上の欠陥が生じたりする可能性がある。こうした欠陥はいずれも、積層全体を高コストの廃棄品に変える可能性があり、歩留まりを圧迫し、実際に供給可能なDRAMの量を減少させる。
SK hynixは、16ダイのHBM積層に取り組むなかで、こうした課題の一例を示した。SK hynix Americaでパッケージングエンジニアリング担当副社長を務めるJaesik Lee氏は、Hot Chips 2026での講演中、キューブの厚さを720マイクロメートルから775マイクロメートルへ増やすことで余裕が生まれる一方、12ダイ積層時の高さと比べて、ダイの厚さをなお10%削減する必要があると述べた。その他の課題には、ギャップの高さの縮小、バンプ間隔の短縮、ダイ側壁の薄型化に加え、電力密度と帯域幅の増大が含まれる。
帯域幅は面積を犠牲にして得られる
Samsung Memoryの設計チームメンバーであるSangwook Han氏によれば、HBM3Eは各DRAMダイに128バンクを搭載するのに対し、HBM4では1ダイ当たり256バンクに達する。この構造には、ダイをベースダイへ接続し、さらにマイクロ接続とインターポーザーを介してGPUまたはXPUへ接続するため、より多くのデータパスと周辺回路が必要となる。
この構造は、TSVを単純に高速化するだけで性能を向上させることが難しい理由を示している。TSVの速度向上は困難またはリスクを伴う可能性があるため、設計はその本数を増やす方向に進んだ。しかし、より大きなTSVアレイはダイ面積を消費するため、TSV間の距離を継続的に縮める必要がある。一方、ベースダイ上の入出力PHY回路を拡張することは、Han氏によれば、より複雑である。
Objective AnalysisのJim Handy氏は基調講演で、HBMにおけるウェハー当たりの得られるメモリ量は、従来型DDRと比べて約3分の1になると推定した。これは、HBMの製造に多数のウェハーが必要になることを意味する。また、さまざまなDRAMは近い工程ラインで製造されるため、HBM需要の増加はDRAM全体の供給を圧迫する可能性がある。
冷却がアーキテクチャ上の制約になる
HBM積層内部の熱は均等には分布しない。ベースダイは通常、高速接続を含み、より複雑な処理を実行するため最も高温になる一方、ヒートスプレッダーは積層の最上部に位置する。積層が高くなると、熱源と冷却手段の間の熱抵抗が増加する。
MicronでHBM設計アーキテクチャ担当フェローを務めるRaghu Sreeramaneni氏は、温度上昇によってDRAMセルのリフレッシュ動作が信頼性上の問題になる可能性があると述べた。そのため、熱対策は設計完了後に追加する工程ではなく、システムそのものの設計を方向づける要因になった。これは、複数のGPUとHBMモジュールを一つの空間に統合するシステムパッケージ設計者にとって重要な点である。
なぜこのニュースが重要なのか
この分析は、HBMの制約をメモリ市場におけるより広範な問題と結び付けている。Handy氏は、DRAM不足の理由として、AIへの投資加速と超高速メモリ需要、HBMがビット当たりにより多くの量を消費することによるDRAMウェハー供給の減少、そして需要に追いつくには不十分な製造能力の3点を挙げた。
情報筋によると、市場の成長によって新工場を建設する代わりにウェハー当たりのギガバイト数を増やすことが可能だったため、企業は10年以上にわたり新たな製造能力を追加してこなかった。しかし現在、DRAMの新工場建設には少なくとも2年かかり、電力、水、労働力の確保や環境上の制約によって、さらに長期化する可能性がある。建設中の拡張計画が価格と供給の均衡回復に十分であることを保証するものは、現時点では存在しない。
コンピューティング能力とメモリの成長の間には、別の隔たりも現れている。Sreeramaneni氏によれば、コンピューティング能力は2年ごとに約3倍へ拡大する一方、同じ期間にHBMは約2倍に成長する。つまり、「メモリーウォール」は消えたのではなく、さらに深刻化する可能性がある。
今後の開発の方向性
業界は、新たな層を追加する以外の改善策を検討している。そのなかには、メモリ向けに最適化されたSerDes PHY、より大きなインターポーザーまたは異なる材料を用いたインターポーザー、より高帯域幅のチャネル、さらに将来的な光技術の導入が含まれる。また、接続工程は、熱圧着に基づくマイクロバンプから、fusion bondingやhybrid bondingへ移行する可能性がある。これらは1桁台のマイクロメートル範囲の間隔に対応し、ダイ間の絶縁層を減らすことで熱抵抗を低減できる可能性がある。
情報筋は、不足や熱の制約に対する迅速な解決策を示していない。しかし、HBMの拡張が、メモリ密度を高めるだけの問題から、システム構造全体に及ぶ課題へと移行したことを明らかにしている。課題は、製造工程と歩留まりから、パッケージングと冷却、さらにデータを処理する場所にまで及ぶ。AIの普及が続けば、メモリ内処理やエッジにおけるセンサー内処理を含む分散処理へ移行し、データセンターへ送信するデータ量を削減する方向に進む可能性がある。