A memória de alta largura de banda HBM enfrenta limites físicos e de fabricação cada vez maiores à medida que as empresas de sistemas continuam solicitando maior largura de banda para processar cargas de trabalho de inteligência artificial. Segundo o que foi discutido no Hot Chips 2026, a solução mais direta até agora — adicionar mais matrizes de DRAM ao pacote — aumenta, por outro lado, a dificuldade de afinar as matrizes, gerenciar o calor, obter alinhamento e manter taxas de rendimento aceitáveis.
A HBM utiliza empilhamentos tridimensionais de matrizes de memória sobre uma matriz lógica básica, e essas camadas são conectadas por milhares ou dezenas de milhares de conexões verticais através do silício (TSVs). Aumentar o número dessas conexões permite maior largura de banda, mas consome uma área que poderia ser destinada às células de memória. Portanto, o aumento de desempenho não resulta em um aumento equivalente da capacidade por wafer; em vez disso, eleva o consumo de silício e a capacidade de produção necessária por bit em comparação com a DRAM tradicional.
Cada camada adicional aumenta os riscos de fabricação
As matrizes de DRAM precisam ser afinadas para que a altura do módulo HBM permaneça dentro dos limites do pacote. Porém, matrizes mais finas são mais difíceis de manusear durante a fabricação e o encapsulamento, além de serem mais suscetíveis a empenamento. Isso afeta o manuseio dos wafers, o alinhamento das saliências e a conexão das matrizes entre si. A maior altura do empilhamento também aumenta a densidade de potência e alonga o caminho térmico dentro do módulo.
A probabilidade de defeitos aumenta a cada nova camada. Podem surgir vazios no material de preenchimento inferior (underfill) ou defeitos estruturais causados por desalinhamento ou variações nos processos. Qualquer uma dessas falhas pode transformar todo o empilhamento em sucata de alto custo, pressionando o rendimento e reduzindo a oferta efetiva de DRAM.
A SK hynix apresentou um exemplo desses desafios em seu trabalho com empilhamentos HBM de 16 matrizes. Jaesik Lee, vice-presidente de engenharia de encapsulamento da SK hynix America, afirmou durante sua apresentação no Hot Chips 2026 que aumentar a espessura do cubo de 720 para 775 micrômetros oferece uma margem adicional, mas as matrizes ainda precisam ter sua espessura reduzida em 10% em comparação com um empilhamento de 12 matrizes. Outros desafios incluem reduzir a altura dos espaços, diminuir o pitch das saliências e afinar as paredes das matrizes, além do aumento da densidade de potência e da largura de banda.
A largura de banda vem às custas da área
Sangwook Han, membro da equipe de design da Samsung Memory, afirmou que a HBM3E inclui 128 bancos em cada matriz de DRAM, enquanto a HBM4 chega a 256 bancos por matriz. Essa arquitetura exige um número maior de caminhos de dados e circuitos periféricos para conectar as matrizes à matriz-base e, depois, à GPU ou XPU por meio de microconexões e do interposer.
Essa estrutura explica por que é difícil aumentar o desempenho simplesmente acelerando os TSVs; aumentar a velocidade dessas conexões pode ser difícil ou arriscado e, por isso, o design passou a aumentar sua quantidade. Porém, uma matriz maior de TSVs consome área da matriz, o que exige reduzir continuamente a distância entre eles. Já ampliar os circuitos PHY de entrada e saída na matriz-base é mais complexo, segundo Han.
Jim Handy, da Objective Analysis, estimou durante sua apresentação principal que a quantidade de memória produzida por wafer na HBM equivale a cerca de um terço da obtida com DDR tradicional. Isso significa que a produção de HBM consome um grande número de wafers, enquanto diferentes tipos de DRAM são fabricados em linhas de processo semelhantes; portanto, o aumento da demanda por HBM pode pressionar todo o fornecimento de DRAM.
A refrigeração se transforma em uma restrição arquitetônica
O calor não se distribui uniformemente dentro de um empilhamento HBM. A matriz-base geralmente é a mais quente, pois executa trabalhos mais complexos e contém conexões de alta velocidade, enquanto o dissipador térmico fica no topo do empilhamento. A maior altura do empilhamento acrescenta resistência térmica entre a fonte de calor e o meio de refrigeração.
Raghu Sreeramaneni, pesquisador de arquitetura de design de HBM na Micron, afirmou que o aumento da temperatura pode tornar as operações de refresh das células DRAM um problema de confiabilidade. Por isso, as soluções térmicas passaram a ser um fator que orienta o próprio design do sistema, em vez de serem uma etapa posterior à conclusão do projeto. Esse é um ponto importante para os projetistas de pacotes de sistemas que reúnem várias GPUs e módulos HBM em um único espaço.
Por que esta notícia é importante?
A análise relaciona as limitações da HBM a um problema mais amplo no mercado de memória. Handy identificou três razões para a escassez de DRAM: o aumento acelerado dos investimentos em inteligência artificial e da demanda por memória de altíssima velocidade; a menor disponibilidade de wafers de DRAM devido ao maior consumo por bit da HBM; e a insuficiência da capacidade de fabricação para acompanhar a demanda.
A fonte indica que as empresas não adicionaram nova capacidade de fabricação por mais de dez anos, porque o crescimento do mercado permitia aumentar o número de gigabytes por wafer em vez de construir novas fábricas. Agora, a construção de uma nova fábrica de DRAM leva pelo menos dois anos, e esse prazo pode aumentar conforme a disponibilidade de energia, água e mão de obra, além das restrições ambientais. Ainda não há garantia de que as expansões em construção serão suficientes para reequilibrar os preços e a oferta.
Outra lacuna aparece entre o crescimento das capacidades de computação e de memória. Segundo Sreeramaneni, a computação se expande cerca de três vezes a cada dois anos, enquanto a HBM cresce aproximadamente duas vezes no mesmo período, o que significa que o “muro da memória” não desapareceu e pode se tornar ainda mais severo.
Próximos caminhos de desenvolvimento
A indústria está pesquisando melhorias que vão além da adição de novas camadas, incluindo SerDes PHYs aprimorados para memória, interposers maiores ou feitos de materiais diferentes e canais de maior largura de banda, além da futura introdução de tecnologias ópticas. Os processos de interconexão também podem migrar de microbumps baseados em compressão térmica para fusion bonding e hybrid bonding, que suportam espaçamentos de até uma faixa de um dígito em micrômetros e podem reduzir a resistência térmica ao diminuir as camadas isolantes entre as matrizes.
A fonte não oferece uma solução rápida para a escassez ou para as limitações térmicas. Porém, mostra que a expansão da HBM deixou de ser uma questão de aumentar a densidade da memória e se tornou um desafio que envolve toda a arquitetura do sistema: do processo de fabricação e do rendimento ao encapsulamento e à refrigeração, chegando ao local onde os dados são processados. Com a contínua disseminação da inteligência artificial, isso pode impulsionar um processamento distribuído que inclua processamento dentro da memória ou dentro do sensor na borda, reduzindo a quantidade de dados enviada aos data centers.