SignatureIPが公開した技術論文によると、共有バスやクロスバーなど、システム・オン・チップ（SoC）内部の従来型インターコネクトモデルは、演算ユニットの数と種類が増加するにつれて、実用上の限界に近づいている。論文は、この変化を主に3つの圧力と結び付けている。すなわち、異種混在の人工知能ワークロード、自動車プラットフォームにおける安全要件、そして複数のシリコンダイ間でコヒーレンシを維持する必要があるチップレット構造への設計移行である。
チャネル共有の問題からスケーラビリティの問題へ
共有バスとクロスバーは約20年にわたりSoC分野で利用されてきたが、データを交換し、メモリのコヒーレンシを維持するエージェント数が増えると、適合性が低下する。論文によれば、人工知能アクセラレータは多数の異種ユニットを必要とする一方、ブロードキャスト・スヌープ（broadcast-snoop）に基づくスヌーピング機構は、インターコネクトがこうした通信を管理できる能力を超えると破綻する。
ここでの問題は、単に転送速度を高めることではない。ユニット数が増えるほど、中央集約型の構造がボトルネックにさらされやすくなる一方で、経路、アービトレーション、コヒーレンシを効率的に管理する必要性が高まる。そのためSignatureIPは、共有チャネルよりもスケーラビリティに優れた代替手段として、パケットスイッチングに基づくNoCを提示している。
インターコネクトの再設計を促す3つの圧力
- 人工知能：ワークロードは専門化された多様なコンポーネントに依存しており、単純な通信モデルではなく、複数エージェント間のコヒーレンシに対する需要が高まっている。
- 自動車：ADASプラットフォームと電気自動車には、ISO 26262およびASIL-Dに適合する安全機構を、後から別個のソリューションとして追加するのではなく、インターコネクト自体の構造に組み込むことが求められる。
- チップレット：UCIe 2.0への言及とともに、コヒーレンシの問題は単一ダイ内部からダイ間の境界へと移行しており、こうした境界を明確に扱えるインターコネクトが必要になる。
論文はさらに、クロスバー構造におけるアービトレーション経路が、3nmおよび2nmの製造ノードでタイミング・クロージャを達成することに困難を抱えていると指摘している。これは、トランジスタの微細化だけでは通信の問題を自動的に解決できないことを意味する。インターコネクト・ネットワーク自体が、設計のタイミングと性能を制限する要因になる可能性がある。
NoC構造とディレクトリベースのコヒーレンシが提供するもの
SignatureIPは、こうした制約に対処するため、パケットスイッチング型NoC構造とディレクトリベースのコヒーレンシを提示している。資料が示す基本的な考え方は、すべてのユニットへコヒーレンシ要求をブロードキャストすることへの依存を避け、データに関係する主体を追跡する、より体系的な機構を使用することである。この方式は、エージェント数が増加し、その機能が多様化する場合のスケーラビリティ向上を目的としている。
同社は論文内で、C-NOC、NC-NOC、AXI2CHI、CHI2AXI、ATC、Proxy Cacheに加え、EthernetおよびInoculatorコンポーネントを含むCompute and I/O Subsystem IPポートフォリオを紹介している。ただし、資料にはこれらのコンポーネントの性能、消費電力、実際の設計における結果を比較するのに十分な詳細が示されていないため、この一覧を特定製品の優位性を示す独立した証拠とみなすことはできない。
なぜこれはチップ設計者にとって重要なのか？
論文が描く実際の変化は、インターコネクトに関する判断が、SoC設計の後段で扱う細部から、スケーラビリティ、安全性、タイミングに影響するアーキテクチャ要素へと移行していることである。人工知能、自動車、またはチップレットベースのシステム向けにSoCを構築するチームは、コヒーレンシをどのように管理するか、ユニット間またはダイ間でデータをどのように通過させるか、そして通信経路に安全機能をどのように統合するかを、早い段階で検討する必要がある。
しかし、この資料は依然としてSignatureIPのポートフォリオに関連する技術論文であり、NoCと他のアプローチを比較する中立的な研究でも、詳細な測定結果を提示するものでもない。そのため、主な価値は、従来型インターコネクト構造に圧力をかける要因を要約し、明確なアーキテクチャの方向性を示すことにある。一方、実際の採用判断には、各設計の要件に応じた性能、電力、統合、検証に関するデータが必要になる。