Un documento técnico publicado por SignatureIP afirma que los modelos tradicionales de interconexión dentro de los sistemas en chip (SoC), como el bus compartido y Crossbar, se acercan a sus límites prácticos a medida que aumentan el número y la diversidad de las unidades de cálculo. El documento relaciona esta transformación con tres presiones principales: las cargas de trabajo heterogéneas de inteligencia artificial, los requisitos de seguridad de las plataformas automovilísticas y la transición de los diseños de chips hacia arquitecturas Chiplet, que requieren mantener la coherencia entre múltiples troqueles de silicio.
Del problema de compartir el canal al problema de la escalabilidad
Los buses compartidos y Crossbar han servido al sector de los SoC durante aproximadamente dos décadas, pero resultan menos adecuados cuando aumenta el número de agentes que intercambian datos y mantienen la coherencia de la memoria. Según el documento, los aceleradores de inteligencia artificial requieren grandes cantidades de unidades heterogéneas, mientras que los mecanismos de sondeo basados en difusión (broadcast-snoop) colapsan al superar la capacidad de la arquitectura para gestionar estas comunicaciones.
El problema no consiste únicamente en aumentar la velocidad de transferencia. A medida que crece el número de unidades, aumenta la necesidad de gestionar eficientemente las rutas, la arbitraje y la coherencia, mientras la arquitectura centralizada se vuelve más vulnerable a los cuellos de botella. Por ello, SignatureIP presenta redes NoC basadas en conmutación de paquetes como una alternativa más escalable que los canales compartidos.
Tres presiones que impulsan el rediseño de la interconexión
- Inteligencia artificial: las cargas de trabajo dependen de componentes especializados y diversos, lo que aumenta la necesidad de coherencia entre múltiples agentes en lugar de un modelo de comunicación simple.
- Automoción: las plataformas ADAS y los vehículos eléctricos necesitan mecanismos de seguridad compatibles con ISO 26262 y ASIL-D integrados en la propia arquitectura de interconexión, no añadidos posteriormente como una solución independiente.
- Chips compuestos: con la referencia a UCIe 2.0, el problema de la coherencia pasa del interior de un único troquel a los límites entre troqueles, lo que requiere una interconexión capaz de gestionar claramente estos límites.
El documento añade que las rutas de arbitraje en las arquitecturas Crossbar afrontan dificultades para lograr el cierre temporal en los nodos de fabricación de 3nm y 2nm. Esto significa que reducir el tamaño de los transistores no resuelve automáticamente el problema de la comunicación; la propia red de interconexión puede convertirse en un factor que limite la temporización y el rendimiento del diseño.
¿Qué ofrecen las arquitecturas NoC y la coherencia basada en directorios?
SignatureIP propone arquitecturas NoC con conmutación de paquetes y coherencia basada en directorios (directory-based coherency) para abordar estas limitaciones. La idea fundamental, tal como se presenta en el material, consiste en evitar depender de la difusión de solicitudes de coherencia a todas las unidades y utilizar un mecanismo más organizado para rastrear las entidades implicadas en los datos. Este enfoque busca mejorar la escalabilidad cuando aumenta el número de agentes y sus funciones divergen.
En el documento, la empresa presenta una cartera de IP de subsistemas de cómputo y E/S que incluye C-NOC, NC-NOC, AXI2CHI, CHI2AXI, ATC y Proxy Cache, además de componentes Ethernet e Inoculator. El material no ofrece detalles suficientes para comparar el rendimiento, el consumo energético o los resultados de estos componentes en diseños reales; por tanto, la lista no puede considerarse una prueba independiente de la superioridad de un producto concreto.
¿Por qué es importante para los diseñadores de chips?
El cambio real que describe el documento es la transformación de la decisión sobre la interconexión: deja de ser un detalle posterior del diseño de un SoC para convertirse en un elemento arquitectónico que afecta a la escalabilidad, la seguridad y la temporización. Los equipos que desarrollan SoC para inteligencia artificial, automoción o sistemas basados en Chiplet deben considerar desde una etapa temprana cómo gestionar la coherencia, cómo transportar los datos entre unidades o troqueles y cómo integrar las funciones de seguridad en la ruta de comunicación.
No obstante, el material sigue siendo un documento técnico relacionado con la cartera de SignatureIP, no un estudio neutral que compare NoC con otros enfoques o presente mediciones detalladas. Por ello, su valor principal reside en resumir las fuerzas que presionan a las arquitecturas de interconexión tradicionales y en identificar una dirección arquitectónica clara, mientras que las decisiones reales de adopción requieren datos sobre rendimiento, energía, integración, verificación y los requisitos de cada diseño.