Ein von SignatureIP veröffentlichtes technisches Whitepaper erklärt, dass herkömmliche Verbindungsmodelle innerhalb von System-on-Chips (SoCs), etwa der gemeinsam genutzte Bus und die Crossbar, angesichts der steigenden Anzahl und Vielfalt von Recheneinheiten ihre praktischen Grenzen erreichen. Das Whitepaper führt diesen Wandel auf drei wesentliche Belastungen zurück: heterogene Arbeitslasten der künstlichen Intelligenz, Sicherheitsanforderungen in Automobilplattformen und die Verlagerung von Chipdesigns hin zu Chiplet-Architekturen, die die Aufrechterhaltung der Kohärenz zwischen mehreren Silizium-Die erfordert.
Vom Problem der gemeinsamen Kanalanbindung zum Problem der Skalierbarkeit
Gemeinsam genutzte Busse und Crossbars dienten dem SoC-Sektor etwa zwei Jahrzehnte lang, werden jedoch weniger geeignet, wenn die Zahl der Agenten steigt, die Daten austauschen und die Speicherkohärenz aufrechterhalten. Dem Whitepaper zufolge benötigen KI-Beschleuniger eine große Anzahl heterogener Einheiten, während broadcast-basierte Snoop-Mechanismen zusammenbrechen, sobald die Fähigkeit der Architektur zur Verwaltung dieser Kommunikation überschritten wird.
Das Problem besteht hier nicht nur in einer höheren Übertragungsgeschwindigkeit. Je mehr Einheiten vorhanden sind, desto größer wird der Bedarf, Routing, Arbitrierung und Kohärenz effizient zu verwalten, während die zentrale Architektur zunehmend Engpässen ausgesetzt ist. Daher stellt SignatureIP paketvermittelte NoC-Netzwerke als skalierbarere Alternative zu gemeinsam genutzten Kanälen vor.
Drei Belastungen, die eine Neugestaltung der Verbindung vorantreiben
- Künstliche Intelligenz: Die Arbeitslasten beruhen auf spezialisierten und vielfältigen Komponenten, wodurch der Bedarf an Kohärenz zwischen mehreren Agenten steigt, anstatt ein einfaches Kommunikationsmodell zu verwenden.
- Automobiltechnik: ADAS-Plattformen und Elektrofahrzeuge benötigen Sicherheitsmechanismen, die mit ISO 26262 und ASIL-D konform sind und in die Verbindungsarchitektur selbst integriert werden, statt später als separate Lösung hinzugefügt zu werden.
- Chiplets: Mit dem Verweis auf UCIe 2.0 verlagert sich das Kohärenzproblem vom Inneren eines einzelnen Die an die Grenzen zwischen den Dies. Dies erfordert eine Verbindung, die diese Grenzen eindeutig handhaben kann.
Das Whitepaper ergänzt, dass Arbitrierungspfade in Crossbar-Architekturen Schwierigkeiten haben, bei den Fertigungsknoten 3 nm und 2 nm den Timing-Abschluss zu erreichen. Das bedeutet, dass die Verringerung der Transistorgröße das Verbindungsproblem nicht automatisch löst; vielmehr kann das Verbindungsnetz selbst zu einem Faktor werden, der das Timing und die Leistung des Designs begrenzt.
Was bieten NoC-Architekturen und directory-basierte Kohärenz?
SignatureIP stellt paketvermittelte NoC-Architekturen mit directory-basierter Kohärenz vor, um diese Einschränkungen zu bewältigen. Die im Beitrag dargestellte Grundidee besteht darin, nicht darauf angewiesen zu sein, Kohärenzanfragen an alle Einheiten zu senden, sondern einen stärker strukturierten Mechanismus zur Nachverfolgung der an den Daten beteiligten Stellen zu verwenden. Dieser Ansatz zielt darauf ab, die Skalierbarkeit zu verbessern, wenn die Zahl der Agenten zunimmt und ihre Funktionen unterschiedlich ausfallen.
Das Unternehmen stellt in dem Whitepaper ein Compute and I/O Subsystem IP-Portfolio vor, das C-NOC, NC-NOC, AXI2CHI, CHI2AXI, ATC und Proxy Cache sowie Ethernet- und Inoculator-Komponenten umfasst. Der Beitrag liefert nicht genügend Details, um die Leistung oder den Energieverbrauch dieser Komponenten oder ihre Ergebnisse in tatsächlichen Designs zu vergleichen. Daher kann die Liste nicht als unabhängiger Nachweis für die Überlegenheit eines bestimmten Produkts betrachtet werden.
Warum ist das für Chipdesigner wichtig?
Die von dem Whitepaper beschriebene tatsächliche Veränderung besteht darin, dass die Entscheidung über die Verbindung von einem nachgelagerten Detail im SoC-Design zu einem Architekturelement wird, das die Skalierbarkeit, Sicherheit und das Timing beeinflusst. Teams, die SoCs für künstliche Intelligenz, Automobile oder Chiplet-basierte Systeme entwickeln, müssen frühzeitig berücksichtigen, wie die Kohärenz verwaltet wird, wie Daten zwischen Einheiten oder Dies übertragen werden und wie Sicherheitsfunktionen in den Kommunikationspfad integriert werden.
Dennoch bleibt der Beitrag ein technisches Whitepaper, das mit dem Portfolio von SignatureIP verbunden ist, und keine neutrale Studie, die NoC mit anderen Ansätzen vergleicht oder detaillierte Messwerte vorlegt. Sein wesentlicher Wert liegt daher in der Zusammenfassung der Kräfte, die herkömmliche Verbindungsarchitekturen unter Druck setzen, sowie in der Aufzeigen einer klaren architektonischen Richtung. Für tatsächliche Einführungsentscheidungen werden dagegen Daten zu Leistung, Energie, Integration und Verifikation sowie zu den Anforderungen jedes einzelnen Designs benötigt.