칩 설계에서 에이전트형 인공지능의 사용은 RTL 생성이나 오류 수정과 같은 단일 작업을 가속하는 단계에서 여러 에이전트와 도구를 포함하는 더 긴 플로우를 실행하는 단계로 전환되고 있다. 그러나 이러한 발전이 칩 설계가 완전히 독립적인 프로세스가 되었다는 뜻은 아니다. 에이전트를 배포하기 전에 엔지니어는 분야별 지식을 정의하고, 설계 의도를 설정하며, 도구와 메모리, 실행 루프, 검증 지점을 제어하는 운영 구조를 구축해야 한다. 이를 ‘인간 기반 구조’라고 표현할 수 있다.
이러한 결론은 Design Automation Conference 기간에 Semiconductor Engineering이 비공개로 개최한 원탁회의에서 두드러졌다. 이 회의에는 Cadence의 Matt Graham, ChipAgents의 Harrison Balistreri, Keysight EDA의 Alexander Petr, Siemens EDA의 Sathish Balasubramanian, Synopsys의 Anand Thiruvengadam이 참석했다. Semiconductor Engineering의 편집장 Liz Allan은 2026년 8월 27일 논의의 일부를 공개했다.
작업 에이전트에서 전체 설계 플로우로
참석자들은 고객들이 소규모 작업에 인간의 개입을 유지하면서 특정 문제 지점을 처리하기 위해 생산 환경에서 에이전트형 인공지능을 사용하기 시작했다고 말했다. 현재 사용 사례에는 RTL 생성, 검증, 오류 수정, 커버리지 클로저가 포함된다. 더 넓은 목표는 사양을 제공하고 궁극적으로 GDS II로 변환할 수 있거나 칩으로 구현할 수 있는 설계를 얻는 것이다. 그러나 논의에 따르면 이러한 전체 시나리오는 아직 일반적으로, 그리고 인간의 개입 없이 실현되지 않았다.
Balasubramanian은 초점이 단일 에이전트에서 여러 하위 에이전트 또는 플로우의 조정으로 이동하고 있다고 말했다. Balistreri는 다중 에이전트 군집을 사용한 커버리지 클로저처럼 특정 엔지니어링 플로우에서 완전한 독립 실행 결과가 나오고 있다고 설명했다. 단, 이를 위해서는 조직의 맥락과 고객이 작업을 수행하는 방식의 세부 사항을 이해해야 한다. Graham은 사용 범위가 디지털 설계의 프런트엔드에서 아날로그 및 혼합 신호 설계, 디지털 구현, 전체 설계, 회로 기판, 패키징, 나아가 다중 물리 플로우로까지 확대되고 있다고 지적했다.
실제로 이는 자동화 범위가 칩 자체에서 여러 칩과 관련 시스템으로 구성된 생태계로 확대된다는 뜻이다. Petr는 확장이 더 이상 단일 칩만을 기반으로 하지 않기 때문에 다중 칩 기술, 인공지능 스택, 포토닉스에 투자가 집중되고 있다고 말했다. 그러나 그는 에이전트가 소프트웨어와 코드에 기반한 분야를 더 쉽게 다루는 반면, 사용자 인터페이스와 마우스에 의존하는 분야는 여전히 더 어렵다고 지적했다.
모델을 실행하기 전에 필요한 온톨로지와 에이전트 하네스
참석자들에 따르면 엔지니어의 핵심 과제는 에이전트를 위한 코드를 더 많이 작성하는 것이 아니라, 에이전트가 작업할 분야를 설명하는 것이다. 여기서 온톨로지는 설계 분야에 특화된 개념과 관계, 지식을 구조적으로 표현한 것이다. 엔지니어는 전력, 성능, 면적과 같은 기준과 허용 가능한 범위, 에이전트가 탐색할 수 있는 매개변수를 정의하고 이를 설계 의도 및 플로우의 나머지 단계와 연결해야 한다.
‘에이전트 하네스’는 모델을 둘러싼 소프트웨어 계층으로, 도구와 메모리 모듈, 실행 루프, 보호 장벽을 포함한다. 논의에서는 그 가치가 범용 언어 모델을 도구에 연결하는 데만 있는 것이 아니라, 칩 설계 작업과 조직의 맥락에 맞게 조정하는 데 있다고 강조했다. 또한 온톨로지는 전체 플로우에 걸쳐 확장되어야 하며, 하나의 검증 프로세스나 단일 IP 팀에만 국한되어서는 안 된다. 변경 사항과 새로운 데이터가 여러 단계와 팀 사이를 이동하기 때문이다.
자율성은 인간의 검증을 없애지 않는다
참석자들은 결과에 대한 신뢰가 가장 중요한 실질적 장애물이라는 데 의견을 같이했다. Thiruvengadam은 인간이 두 가지 핵심 역할을 계속 맡게 될 것이라고 본다. 하나는 설계 의도를 정의하는 것이고, 다른 하나는 결과가 감사 가능하고 정확한지 검증하는 것이다. 따라서 시스템은 엔지니어가 결과를 빠르게 이해하고 검증할 수 있는 방식으로 결과를 제시해야 하며, 명확한 중단 지점과 적절한 인터페이스를 제공해야 한다. 그렇지 않으면 에이전트의 출력은 수작업을 제거하기는커녕 새로운 병목이 된다.
Balistreri는 모든 출력을 인간이 검토하는 방식에 의존하면 자율성에서 기대하는 수익이 제한된다고 말했다. 따라서 에이전트 루프 자체에 특정 유형의 치명적 오류를 방지하는 게이트를 포함해야 한다. 그는 커버리지 모델의 예외와 관련된 사례를 들었다. 에이전트가 면제해서는 안 되는 위치의 커버리지를 면제하기로 결정할 수 있으며, 이는 인간 검토에 큰 부담을 만든다. 반면 Balasubramanian과 Graham은 언어 모델이 비결정적이므로 시나리오 선택이나 제안만으로는 결정론적이고 수학적으로 정확한 사인오프 및 검증 엔진을 대체할 수 없다고 강조했다.
실제로 무엇이 변하는가?
진정한 변화는 EDA 엔진을 대체하는 것이 아니라, 그 위에 인공지능을 배치하고 이를 더 길고 설계 공간을 더 폭넓게 탐색할 수 있는 실행 루프 안에서 연결하는 것이다. 참석자들은 고객들이 검증과 구현, 일부 아날로그 애플리케이션 및 시스템 애플리케이션에서 긍정적인 투자수익과 가시적인 성과를 보기 시작했다고 말했다. 여기에는 열 구조와 CMT, 즉 공통 모드 과도 현상과 관련된 주제도 포함된다.
그러나 이러한 결과가 ‘단일 에이전트’가 전체 설계 프로세스를 지배하게 된다는 점을 입증하는 것은 아니다. 업계가 하나의 초대형 에이전트로 향할지, 여러 전문 에이전트와 프레임워크로 향할지, 아니면 각 기업이 자체 프레임워크를 선택할지는 여전히 열린 질문이다. Graham에 따르면 토큰 비용도 고객에게 중요한 계획 요소로 부상했으며, 오류 비용이 높은 경우 여전히 필수적인 핵심 엔진과 인공지능을 통합해야 할 필요성도 함께 제기됐다.
편집부의 해석: 자료는 병목이 명령어 작성에서 컨텍스트 엔지니어링, 거버넌스, 검증으로 이동하고 있음을 보여준다. 플로우를 정확히 이해하고 있는 칩 설계 팀일수록 다른 팀보다 더 큰 영향을 받을 것이지만, 해당 출처는 성과 향상에 관한 통일된 측정치를 제시하지 않으며 완전히 독립적인 플로우에 도달할 시점도 특정하지 않는다. 따라서 ‘자율성’과 ‘긍정적인 투자수익’이라는 표현은 모든 칩 설계 프로젝트에 입증된 일반적 기준이 아니라, 참석자와 고객이 보고한 결과로 받아들여야 한다.