AI 모델의 발전 속도가 빨라짐에 따라 칩 설계자들은 범용 컴퓨팅에서 고도로 전문화된 인프라로 전환해야 한다는 압박을 받고 있습니다. 이러한 변화의 중심에서 RISC-V 아키텍처가 논란의 대상으로 떠오르고 있습니다. 어떤 이들은 이를 맞춤형 명령어(Custom Instructions)를 통해 전례 없는 유연성을 달성할 수 있는 수단으로 보는 반면, 다른 이들은 이것이 AI 가속 시스템의 효율성을 저해하는 엔지니어링 복잡성을 초래할 수 있다고 우려합니다.
프로세서와 가속기 분리의 딜레마
전문가들은 AI 연산(추론)을 수행하기 위해 RISC-V를 사용하는 것에 대해 상반된 견해를 제시합니다. Quadric의 스티브 로디(Steve Roddy)는 AI 가속기를 설계하기 위해 CPU 아키텍처에서 시작하는 것은 엔지니어링 관점에서 "나쁜 아이디어"일 수 있다고 주장합니다. 그 이유는 분할(Partitioning) 문제 때문입니다. 설계자들은 프로그래밍 가능한 프로세서와 외부 가속기 사이에서 작업을 분할해야 하는 상황에 직면하게 됩니다.
이러한 분할은 다음과 같은 여러 기술적 과제를 야기합니다:
- 데이터 이동의 복잡성: 온칩 네트워크(NoC)를 통해 가속기와 프로세서 간의 데이터 흐름을 관리하기 위해 매우 정교한 컴파일러가 필요합니다.
- 구조적 비효율성: 기존 프로세서는 포인터 추적과 가변 로직을 위해 설계된 반면, AI 연산은 수백만 사이클 동안 예측 가능한 행렬 연산(Matrix-by-Matrix)을 필요로 합니다. 이는 RISC-V 프로세서가 아닌 구글의 TPU와 같은 유닛이 잘하는 영역입니다.
- 문제의 확장성: 가속기의 규모가 커질수록 이러한 분할을 관리하는 것은 더욱 어려워지며, 데이터 이동 문제를 해결하는 비용도 증가합니다.
"근육"이 아닌 가속기의 "두뇌"로서의 RISC-V
반면, Breker의 CEO인 데이브 켈프(Dave Kelf)는 RISC-V의 진정한 가치는 무거운 연산을 수행하는 것이 아니라 가속기 위에서 제어 기능(Control Function)을 수행하는 데 있다고 봅니다. 현대 시스템에서 복잡한 상태 머신(State Machines)은 종종 운영 관리에 실패하는데, 이때 RISC-V가 다음과 같은 역할을 제공합니다:
- 유연한 제어: 병렬 컴퓨팅(SIMT) 작업에서 발생하는 분기(Divergence)를 효율적으로 관리할 수 있는 능력.
- 로드 및 저장을 위한 맞춤형 명령어: 데이터 이동을 최적화하기 위한 특수 프로그래밍 명령어를 추가하여 가속기와 프로세서 간의 지연 시간(Latency)을 단축.
- 로열티 회피: 타사(Arm이나 Tensilica 등) 소유의 프로세서에 대한 막대한 라이선스 비용을 지불하지 않으면서도 맞춤화 능력을 유지할 수 있는 경제적 대안 제공.
맞춤형 시스템에서의 검증 및 모니터링 과제
도전 과제는 명령어 설계에 그치지 않고 검증(Verification) 단계까지 확장됩니다. Siemens EDA의 프란체스카 탄(Francisca Tan)은 높은 수준의 맞춤화에는 실행 중 맞춤형 명령어를 추적하기 위한 고급 관측 가능성(Observability) 기능이 필요하다고 지적합니다. 또한 SignatureIP의 에발트 리스(Ewald Liess)는 고성능 시스템에서 다중 코어를 사용할 경우 캐시 일관성(Cache Coherency) 문제와 인터커넥트 패브릭(Fabric) 내의 교착 상태(Deadlocks)가 발생할 수 있다고 경고합니다. 이는 명령어가 프로그래밍상으로는 올바르게 작동하더라도 데이터 이동 병목 현상으로 인해 칩이 작동하지 않을 수 있음을 의미합니다.
설계자들에게 실질적으로 변화하는 것은 무엇인가?
이 논의는 AI 시장에서 RISC-V를 사용하는 방식의 근본적인 변화를 시사합니다. 행렬 연산 분야에서 전문 프로세서와 경쟁하려 하기보다는, RISC-V를 지능형 오케스트레이터(Orchestrator)로 사용하는 방향으로 나아가고 있습니다. 이는 RISC-V를 채택하는 기업들이 다음 사항에 집중해야 함을 의미합니다:
- 순수 연산 능력을 높이는 것이 아니라 지연 시간(Latency)을 줄이는 것을 목표로 하는 맞춤형 명령어 구축.
- 데이터 트래픽 급증 시 시스템 안정성을 보장하기 위한 검증(Verification) 및 모니터링 도구에 대한 대규모 투자.
- 유연성이 데이터 관리의 부담으로 변하지 않도록 프로세서와 인터커넥트(NoC) 간의 통합에 집중.