O Google revelou que pesquisadores, em colaboração com a ETH Zurich, conseguiram desenvolver padrões de ataque personalizados que contornam as defesas aprimoradas do Target Row Refresh (TRR) em memórias DDR5. A pesquisa permitiu executar o primeiro exploit de escalada de privilégios via Rowhammer em um sistema desktop padrão destinado à produção e equipado com memória DDR5, em um experimento que utilizou um processador moderno AMD Zen e memória DDR5 da SK Hynix.
Os resultados foram apresentados em um artigo de pesquisa conjunto intitulado “Phoenix: Rowhammer Attacks on DDR5 with Self-Correcting Synchronization”, enquanto o Google afirmou que ainda está avaliando até que ponto os resultados se aplicam a outras configurações de hardware. A apresentação do artigo está prevista para a conferência IEEE Security & Privacy 2026, em São Francisco, entre 18 e 21 de maio de 2026.
Como funciona o Rowhammer?
O Rowhammer explora uma vulnerabilidade nas células de memória DRAM, que armazenam dados na forma de cargas elétricas que se dissipam com o tempo. O sistema depende da atualização periódica das células para evitar a perda de dados, mas a descarga de uma célula antes do ciclo de atualização pode alterar o bit armazenado nela.
Ao acessar repetidamente uma linha de memória, o invasor pode provocar alterações nos bits das linhas adjacentes. Essas alterações podem ser usadas para corromper dados, afetar páginas de memória alocadas por outros aplicativos ou pelo sistema operacional, atingir dados confidenciais com o objetivo de escalar privilégios ou causar uma negação de serviço. A proteção contra esse tipo de ataque é especialmente importante em ambientes de isolamento multiusuário, como a infraestrutura de nuvem.
Defesas existentes, mas contornáveis
Os sistemas de memória utilizam mecanismos como ECC e TRR para limitar os riscos do Rowhammer. O TRR monitora os acessos a um número limitado de linhas próximas a uma linha-alvo e solicita a atualização da linha afetada quando o número de acessos ultrapassa determinado limite. Esse mecanismo pode ser integrado ao chip DRAM ou ao processador host.
Mas essa proteção não é definitiva. O ataque TRRespass demonstrou ser possível contornar o TRR por meio do acesso simultâneo a várias linhas não adjacentes, enquanto ataques posteriores, como Half-Double e Blacksmith, apresentaram padrões de acesso mais eficientes. Além disso, os sistemas DDR5 atuais não oferecem suporte ao PRAC nem a mecanismos de proteção fortes semelhantes e, por isso, dependem de métodos probabilísticos, como ECC e TRR aprimorado.
Plataformas de teste de código aberto
Para facilitar a análise dessas defesas, o Google colaborou com a Antmicro no desenvolvimento de duas plataformas especializadas e de código aberto, baseadas em FPGA, para testar módulos DDR5:
- Plataforma DDR5 RDIMM: placa de teste que atende aos requisitos da memória registrada RDIMM comum em servidores de computação.
- Plataforma SO-DIMM: versão compatível com o conector padrão dos módulos DDR5 usados em estações de trabalho e dispositivos de usuários.
A Antmicro projetou e fabricou as duas plataformas, e o Google trabalhou com a empresa e pesquisadores da ETH Zurich para testar sua capacidade de analisar módulos de memória disponíveis comercialmente nos formatos RDIMM e SO-DIMM. O estudo dos mecanismos internos do TRR exige a engenharia reversa de mecanismos proprietários que variam entre empresas e modelos, além da emissão de comandos DDR precisos e da análise das respostas, tarefas difíceis de executar nos sistemas comerciais convencionais.
O caminho a seguir
O Google conclui que os mecanismos de proteção atuais tornam a execução dos ataques mais difícil, mas não a impedem, pois o invasor precisa compreender profundamente a arquitetura do subsistema de memória visado. A empresa considera que o ECC não foi projetado originalmente como um mecanismo de segurança e que a criptografia de memória sem integridade criptográfica não oferece proteção útil contra o Rowhammer.
O Google apoia o padrão PRAC aprovado pela JEDEC, cujo suporte está previsto para versões futuras do DDR5 e do LPDDR6. O padrão baseia-se na contagem precisa do número de ativações de uma linha de palavra DRAM e alerta o sistema ao detectar um número excessivo de ativações. Até que essa proteção esteja disponível, o Google continua avaliando outros mecanismos e colaborando com parceiros acadêmicos e industriais para aprimorar as plataformas de teste e as técnicas de análise.