Google a révélé que des chercheurs, en collaboration avec l’ETH Zurich, étaient parvenus à développer des schémas d’attaque personnalisés contournant les défenses améliorées de Target Row Refresh (TRR) dans la mémoire DDR5. Ces recherches ont permis la première exploitation d’une élévation de privilèges via Rowhammer sur un système de bureau standard destiné à la production et équipé de mémoire DDR5, lors d’une expérience utilisant un processeur moderne AMD Zen et une mémoire DDR5 de SK Hynix.
Ces résultats figurent dans un article de recherche commun intitulé « Phoenix: Rowhammer Attacks on DDR5 with Self-Correcting Synchronization ». Google a toutefois indiqué qu’elle évaluait encore dans quelle mesure ces résultats s’appliquaient à d’autres configurations matérielles. L’article doit être présenté lors de la conférence IEEE Security & Privacy 2026, à San Francisco, du 18 au 21 mai 2026.
Comment fonctionne Rowhammer ?
Rowhammer exploite une faiblesse des cellules de mémoire DRAM, qui stockent les données sous forme de charges électriques se dissipant au fil du temps. Le système actualise périodiquement les cellules afin d’éviter la perte de données, mais la décharge d’une cellule avant le cycle d’actualisation peut entraîner une modification du bit qu’elle contient.
En accédant de manière répétée à une ligne de mémoire, l’attaquant peut provoquer des modifications de bits dans les lignes voisines. Ces modifications peuvent servir à corrompre des données, à influencer des pages mémoire allouées à d’autres applications ou au système d’exploitation, à cibler des données sensibles afin d’élever les privilèges, ou à provoquer un déni de service. La protection contre ce type d’attaque revêt une importance accrue dans les environnements d’isolation multitenant, comme les infrastructures cloud.
Des défenses existantes mais contournables
Les systèmes de mémoire utilisent des mécanismes tels qu’ECC et TRR pour limiter les risques liés à Rowhammer. TRR surveille les accès à un nombre limité de lignes proches d’une ligne cible, puis demande l’actualisation de la ligne affectée lorsque le nombre d’accès dépasse un certain seuil. Ce mécanisme peut être intégré à la puce DRAM ou au processeur hôte.
Cette protection n’est toutefois pas infaillible. L’attaque TRRespass a montré qu’il était possible de contourner TRR en accédant simultanément à plusieurs lignes non adjacentes, tandis que des attaques ultérieures comme Half-Double et Blacksmith ont présenté des schémas d’accès plus efficaces. En outre, les systèmes DDR5 actuels ne prennent pas en charge PRAC ni de mécanismes de protection puissants comparables, et reposent donc sur des méthodes probabilistes telles qu’ECC et le TRR amélioré.
Des plateformes de test open source
Pour faciliter l’analyse de ces défenses, Google a collaboré avec Antmicro afin de développer deux plateformes spécialisées et open source basées sur FPGA pour tester les modules DDR5 :
- Plateforme DDR5 RDIMM : une carte de test répondant aux exigences de la mémoire enregistrée RDIMM couramment utilisée dans les serveurs informatiques.
- Plateforme SO-DIMM : une version prenant en charge le connecteur standard des modules DDR5 utilisés dans les stations de travail et les appareils destinés aux utilisateurs.
Antmicro a conçu et fabriqué les deux plateformes, puis Google a travaillé avec l’entreprise et des chercheurs de l’ETH Zurich pour tester leur capacité à analyser des modules de mémoire disponibles dans le commerce aux formats RDIMM et SO-DIMM. L’étude des mécanismes internes de TRR nécessite de procéder à une rétro-ingénierie de mécanismes propriétaires qui diffèrent selon les entreprises et les modèles, ainsi que d’émettre des commandes DDR précises et d’analyser les réponses, des tâches difficiles à réaliser sur les systèmes commerciaux classiques.
La prochaine étape
Google conclut que les mécanismes de protection actuels rendent les attaques plus difficiles à mettre en œuvre, mais ne les empêchent pas, car l’attaquant doit comprendre en profondeur l’architecture du sous-système mémoire ciblé. L’entreprise estime qu’ECC n’a pas été conçu à l’origine comme un mécanisme de sécurité et que le chiffrement de la mémoire sans intégrité cryptographique n’offre pas de protection utile contre Rowhammer.
Google soutient la norme PRAC approuvée par la JEDEC, dont la prise en charge est prévue dans les prochaines versions de DDR5 et de LPDDR6. Cette norme repose sur un comptage précis du nombre d’activations d’une ligne de mot DRAM, puis alerte le système lorsqu’un nombre excessif d’activations est détecté. En attendant la disponibilité de cette protection, Google continue d’évaluer d’autres moyens et de collaborer avec des partenaires universitaires et industriels afin d’améliorer les plateformes de test et les techniques d’analyse.