Chips e semicondutores

Inovação no empilhamento vertical de memórias DRAM expande horizontes do design térmico para unidades de processamento gráfico

Novas pesquisas do centro imec revelam uma arquitetura de memória tridimensional baseada no empilhamento vertical de chips DRAM sobre unidades de processamento gráfico, com a integração de cavidades de refrigeração, servindo como uma alternativa técnica avançada às tecnologias tradicionais de HBM.

2026-10-26
2 min de leitura
11 visualizações
certi.news Editorial Team
Inovação no empilhamento vertical de memórias DRAM expande horizontes do design térmico para unidades de processamento gráfico

Pesquisadores do centro de pesquisa tecnológica avançada imec publicaram um artigo de pesquisa intitulado "Além do HBM-sobre-GPU: O envelope de design térmico para a integração tridimensional de DRAM com GPUs", no qual apresentaram uma arquitetura de memória inovadora destinada a superar as restrições térmicas enfrentadas pelas tecnologias atuais de memória de alta largura de banda (HBM).

Arquitetura de empilhamento vertical

A arquitetura proposta baseia-se na rotação de chips de memória dinâmica de acesso aleatório (DRAM) e em sua colocação vertical sobre a unidade de processamento gráfico (GPU), em vez de depender de técnicas tradicionais de empilhamento direto ou encapsulamento 2.5D. Para gerenciar os desafios térmicos resultantes desse empilhamento denso, os pesquisadores propuseram a integração de cavidades de refrigeração entre as camadas de memória.

O que muda na prática?

A importância desta pesquisa reside em abordar o gargalo térmico que limita o desempenho de centros de dados e processadores de inteligência artificial. Por meio de simulações térmicas em nível de pacote, a equipe avaliou várias variáveis técnicas, incluindo:

  • A altura do empilhamento e seu impacto na eficiência de refrigeração.
  • A capacidade de memória e sua organização estrutural.
  • Os materiais utilizados nas cavidades de refrigeração.
  • A adição de uma camada dedicada para o controlador de memória e a rede on-chip (NoC).

Essas abordagens permitem que os engenheiros expandam o "envelope de design térmico", o que significa a possibilidade de aumentar a densidade de memória próxima ao processador sem sacrificar a estabilidade de desempenho devido ao calor excessivo, algo que é vital para o desenvolvimento da próxima geração de aceleradores de inteligência artificial e computação de alto desempenho (HPC).

Implicações técnicas

Esta pesquisa representa um passo em direção à melhoria da integração entre memória e processador (Otimização Conjunta de Sistema e Tecnologia), onde o desafio não se limita apenas ao aumento da capacidade, mas também a como gerenciar o calor gerado pela proximidade dos componentes em um espaço tridimensional. Este estudo fornece uma estrutura de referência para os projetistas avaliarem as compensações entre desempenho térmico e capacidade de memória em sistemas de encapsulamento avançados.

Fonte da notícia
Semiconductor Engineering
Abrir fonte original ↗
c
Autor

certi.news Editorial Team

Explore esta história

Tópicos e entidades relacionados

Na mesma categoria

Você também pode gostar

Ver todas as notícias