الرقائق وأشباه الموصلات

ابتكار في تكديس ذواكر DRAM عمودياً يوسع آفاق التصميم الحراري لمعالجات الرسوميات

كشفت أبحاث جديدة من مركز imec عن معمارية ذاكرة ثلاثية الأبعاد تعتمد على تكديس شرائح DRAM عمودياً فوق معالجات الرسوميات مع دمج تجاويف تبريد، كبديل تقني متطور لتقنيات HBM التقليدية.

26 أكتوبر 2026
2 دقائق قراءة
11 قراءة
certi.news Editorial Team
ابتكار في تكديس ذواكر DRAM عمودياً يوسع آفاق التصميم الحراري لمعالجات الرسوميات

نشر باحثون في مركز الأبحاث التقنية المتقدمة imec ورقة بحثية بعنوان "ما وراء HBM-on-GPU: غلاف التصميم الحراري لتكامل ذواكر DRAM ثلاثية الأبعاد مع معالجات الرسوميات"، حيث استعرضوا معمارية ذاكرة مبتكرة تهدف إلى تجاوز القيود الحرارية التي تواجه تقنيات الذاكرة ذات النطاق الترددي العالي (HBM) الحالية.

معمارية التكديس العمودي

تعتمد المعمارية المقترحة على تدوير شرائح ذاكرة الوصول العشوائي الديناميكية (DRAM) ووضعها بشكل عمودي فوق معالج الرسوميات (GPU)، بدلاً من الاعتماد على تقنيات التكديس المباشر أو التغليف ثنائي الأبعاد ونصف (2.5D) التقليدي. ولإدارة التحديات الحرارية الناتجة عن هذا التكديس الكثيف، اقترح الباحثون دمج تجاويف تبريد بين طبقات الذاكرة.

ما الذي يتغير عملياً؟

تكمن أهمية هذا البحث في معالجة عنق الزجاجة الحراري الذي يحد من أداء مراكز البيانات ومعالجات الذكاء الاصطناعي. من خلال عمليات المحاكاة الحرارية على مستوى الحزمة، قام الفريق بتقييم عدة متغيرات تقنية تشمل:

  • ارتفاع التكديس وتأثيره على كفاءة التبريد.
  • سعة الذاكرة وتنظيمها الهيكلي.
  • المواد المستخدمة في تجاويف التبريد.
  • إضافة طبقة مخصصة لوحدة التحكم في الذاكرة وشبكة الاتصال على الشريحة (NoC).

تسمح هذه التوجهات للمهندسين بتوسيع "غلاف التصميم الحراري"، مما يعني إمكانية زيادة كثافة الذاكرة بالقرب من المعالج دون التضحية باستقرار الأداء نتيجة الحرارة الزائدة، وهو أمر حيوي لتطوير الجيل القادم من مسرعات الذكاء الاصطناعي والحوسبة عالية الأداء (HPC).

الآثار التقنية

يمثل هذا البحث خطوة نحو تحسين التكامل بين الذاكرة والمعالج (System-Technology Co-Optimization)، حيث لا يقتصر التحدي على زيادة السعة فحسب، بل في كيفية إدارة الحرارة الناتجة عن تقارب المكونات في مساحة ثلاثية الأبعاد. وتوفر هذه الدراسة إطاراً مرجعياً للمصممين لتقييم المفاضلات بين الأداء الحراري وسعة الذاكرة في أنظمة التغليف المتقدمة.

مصدر الخبر
Semiconductor Engineering
فتح المصدر الأصلي ↗
كيف أعددنا هذا الخبر؟

اعتمد الخبر على المصدر الأصلي الموضح أعلاه. قد نستخدم أدوات آلية للمساعدة في الاستخراج والتصنيف والصياغة، لكن النشر يخضع لقواعد تمنع المحتوى المكرر والقصير أو الروتيني منخفض القيمة. اقرأ سياستنا التحريرية.

c
كاتب المقال

certi.news Editorial Team

certi.news Editorial Team

The certi.news editorial team monitors technical sources and reconstructs news, verifying facts and context prior to publication.

ما الذي تحتاج معرفته

كشف مركز imec عن معمارية مبتكرة لتكديس ذواكر DRAM عمودياً فوق معالجات الرسوميات مع دمج تجاويف تبريد مدمجة، مما يحل مشكلة الاختناق الحراري في تقنيات الذاكرة ذات النطاق الترددي العالي (HBM) التقليدية.

  • استبدال تقنيات التغليف 2.5D التقليدية بتكديس عمودي لشرائح DRAM فوق المعالج.
  • دمج تجاويف تبريد بين طبقات الذاكرة لإدارة الحرارة الناتجة عن الكثافة العالية.
  • توسيع غلاف التصميم الحراري (TDP) لزيادة كثافة الذاكرة دون التأثير على استقرار الأداء.
  • تحسين التكامل بين الذاكرة والمعالج (STCO) لدعم مسرعات الذكاء الاصطناعي والحوسبة عالية الأداء.
  • استخدام المحاكاة الحرارية لتقييم تأثير ارتفاع التكديس والمواد المستخدمة في التبريد.

أسئلة شائعة

لماذا يعد التكديس العمودي للذاكرة تحدياً تقنياً؟

التحدي الرئيسي يكمن في الحرارة الناتجة عن تقارب المكونات في مساحة ثلاثية الأبعاد، مما يخلق عنق زجاجة حراري يحد من أداء المعالجات.

ما هو دور تجاويف التبريد في المعمارية الجديدة؟

تعمل تجاويف التبريد المدمجة بين طبقات الذاكرة على تبديد الحرارة الناتجة عن التكديس الكثيف، مما يسمح بزيادة سعة الذاكرة بالقرب من المعالج.

استكشف هذه القصة

المواضيع والجهات المرتبطة

من نفس التصنيف

مقالات قد تهمك

عرض كل الأخبار