Chips y semiconductores

Una innovación en el apilamiento vertical de memorias DRAM amplía los horizontes del diseño térmico para procesadores gráficos

Nuevas investigaciones del centro imec han revelado una arquitectura de memoria 3D que se basa en el apilamiento vertical de chips DRAM sobre procesadores gráficos, integrando cavidades de refrigeración como una alternativa técnica avanzada a las tecnologías HBM tradicionales.

2026-10-26
2 min de lectura
11 visitas
certi.news Editorial Team
Una innovación en el apilamiento vertical de memorias DRAM amplía los horizontes del diseño térmico para procesadores gráficos

Investigadores del centro de investigación técnica avanzada imec han publicado un artículo titulado "Más allá de HBM-on-GPU: el envolvente de diseño térmico para la integración de memorias DRAM 3D con procesadores gráficos", donde presentan una arquitectura de memoria innovadora destinada a superar las limitaciones térmicas que enfrentan las tecnologías actuales de memoria de alto ancho de banda (HBM).

Arquitectura de apilamiento vertical

La arquitectura propuesta se basa en girar los chips de memoria de acceso aleatorio dinámico (DRAM) y colocarlos verticalmente sobre el procesador gráfico (GPU), en lugar de depender de las técnicas de apilamiento directo o de empaquetado 2.5D tradicional. Para gestionar los desafíos térmicos derivados de este apilamiento denso, los investigadores propusieron integrar cavidades de refrigeración entre las capas de memoria.

¿Qué cambia en la práctica?

La importancia de esta investigación radica en abordar el cuello de botella térmico que limita el rendimiento de los centros de datos y los procesadores de inteligencia artificial. Mediante simulaciones térmicas a nivel de paquete, el equipo evaluó varias variables técnicas que incluyen:

  • La altura del apilamiento y su impacto en la eficiencia de la refrigeración.
  • La capacidad de memoria y su organización estructural.
  • Los materiales utilizados en las cavidades de refrigeración.
  • La adición de una capa dedicada para el controlador de memoria y la red en chip (NoC).

Estas tendencias permiten a los ingenieros ampliar el "envolvente de diseño térmico", lo que significa la posibilidad de aumentar la densidad de memoria cerca del procesador sin sacrificar la estabilidad del rendimiento debido al exceso de calor, algo vital para el desarrollo de la próxima generación de aceleradores de inteligencia artificial y computación de alto rendimiento (HPC).

Implicaciones técnicas

Esta investigación representa un paso hacia la mejora de la integración entre memoria y procesador (Co-optimización de sistema y tecnología), donde el desafío no se limita solo a aumentar la capacidad, sino a cómo gestionar el calor generado por la proximidad de los componentes en un espacio tridimensional. Este estudio proporciona un marco de referencia para que los diseñadores evalúen las compensaciones entre el rendimiento térmico y la capacidad de memoria en sistemas de empaquetado avanzado.

Fuente de la noticia
Semiconductor Engineering
Abrir fuente original ↗
c
Autor

certi.news Editorial Team

Explorar esta historia

Temas y entidades relacionados

De la misma categoría

También te puede interesar

Ver todas las noticias