热管理不再是芯片设计完成后才处理的问题。随着能源密度提高，以及行业转向多裸片封装和先进封装技术，热已成为影响单元布局、互连路径、性能、可靠性，乃至数据中心设计的架构因素。这是Semiconductor Engineering在 Design Automation Conference 期间组织的一场讨论中，与来自 Synopsys、Silvaco、Vinci、Keysight EDA 和 Siemens EDA 的专家交流后得出的核心结论。
这篇由 Ed Sperling 撰写、发表于 2026 年 9 月 15 日的文章并未介绍某一款产品或单项测试结果，而是描绘了一个随着设计从晶体管扩展到裸片、再到封装、主板和系统，最终延伸至服务器机架和数据中心而日益扩大的问题。与会者表示，对于包含大量 chiplet、存储器组件和相邻互连组件的设计，仅关注单个裸片内部热源的解决方案已不再足够。
热已成为架构决策
Vinci 半导体与电子业务负责人 Satish Radhakrishnan 表示，讨论已经从“可以在芯片中集成多高的密度”这一问题，转向更广泛的问题：组件将如何封装？热量将如何传导？垂直集成能够承受多少热量？这意味着，在最终验证阶段开始之前，架构选择就可能决定散热和可靠性的可能性。
这一决策会影响一组相互关联的约束。Synopsys 产品管理总监 Lang Lin 指出，功耗预算、芯片布局、互连资源和时序预算会与热相互作用，而热可能改变延迟、功耗、信号完整性和形变。Keysight EDA 的 Chris Mueth 补充说，仅考虑性能以及机械和热特性已不再足够，还必须将可靠性纳入权衡，尤其是在高可靠性应用中。
从裸片散热转向封装散热
据讨论，行业正致力于改进 TIM 1 和 TIM 2 热界面材料，并采用冷板、浸没式冷却、裸片直接冷却和两相冷却等方案。但这些选择并不意味着问题已经消失；它们要求准确了解封装内部热量产生的位置，以及热量如何在裸片和组件之间传递。
Silvaco 业务开发副总裁 Jack Berg 指出，对热进行不充分的分析可能导致电迁移和材料相变，从而产生可靠性问题。将功能分配到 chiplet 也不一定能隔离热风险。ASIC 温度升高可能影响相邻的 HBM，而在组件之间传输功能或功率，则需要同时分析热耦合和信号耦合。当网络功能靠近处理单元时，共封装光学也同样面临这一问题。
为什么传统模型不够用？
在传统方法中，工程师可以评估一般性的温度热点，或使用高、中、低温范围，然后继续推进设计。但如今，工程师需要确定热点的位置和某个具体晶体管或栅极的温度，并将这一结果与布局、封装和散热决策关联起来。与会者认为，热仿真必须接近器件级别，同时还要保持足够的计算能力，以便评估封装和系统。
因此，降阶模型、基础模型和数字孪生受到关注。Lin 建议使用简化模型表示某个模块或 chiplet 的行为，以降低仿真成本，然后对关键区域实施高精度分析。Berg 认为，架构需要在裸片、封装和系统层面建立替代模型或数字孪生，使设计人员能够在进入可能需要重新设计的阶段之前进行权衡。
实际会发生什么变化？
最重要的变化在于决策的时机和范围。热仿真不再是设计周期末期某一个团队的任务，而是从架构规划开始，贯穿封装、制造和散热的协同过程。这需要机械、热和电分析器彼此兼容，因为这些影响并不是彼此孤立的。Mueth 区分了独立分析器、以迭代方式耦合的分析器，以及直接耦合的分析器；目前，在某些制造问题中，例如 chiplet 封装和热压键合，已经可以使用针对应力和热的直接耦合解决方案。
系统范围的扩大还要求分配不同的精度层级。开发裸片的工程师需要比负责封装或系统的人员更详细的信息，因此不可能在所有工作阶段都使用同一个精度相同的模型。文章还提到了采用 agentic MCP，即 Model Context Protocol（模型上下文协议），来协调模型和工具的趋势，但同时提醒，人工智能可能出错，而且追踪其生成决策的原因可能很困难。
certi.news 的编辑解读是：真正发生变化的并不是某一种单独散热技术的出现，而是热转变为参与架构选择本身的约束。实际价值在于降低设计完成后才发现瓶颈的可能性，但原文并未证明数字孪生或基于人工智能的模型已经解决了精度或可扩展性问题。建模速度与精度之间的权衡、不同物理分析器的一致性，以及采用自动化决策时责任如何界定，仍然是设计工具和工程团队面临的开放问题。