Das Wärmemanagement ist kein Problem mehr, das erst nach Abschluss des Chipdesigns behandelt wird. Mit der steigenden Leistungsdichte und dem Übergang der Industrie zu Multi-Die-Gehäusen und fortschrittlichen Packaging-Technologien ist Wärme zu einem architektonischen Faktor geworden, der die Verteilung der Einheiten, Verbindungswege, Leistung, Zuverlässigkeit und sogar die Gestaltung von Rechenzentren beeinflusst. Dies ist die zentrale Schlussfolgerung einer von Semiconductor Engineering organisierten Diskussion mit Experten von Synopsys, Silvaco, Vinci, Keysight EDA und Siemens EDA während der Design Automation Conference.
Der am 15. September 2026 von Ed Sperling veröffentlichte Beitrag präsentiert weder ein einzelnes Produkt noch ein einzelnes Testergebnis, sondern zeichnet das Bild eines Problems, das sich mit dem Übergang des Designs vom Transistor zum Die, anschließend zum Gehäuse und zur Platine, zum System und schließlich zu Server-Racks und Rechenzentren erweitert. Den Teilnehmern zufolge reichen Lösungen, die lediglich die Wärmequelle innerhalb eines einzelnen Dies betrachten, für Designs mit einer großen Anzahl von Chiplets sowie benachbarten Speicher- und Kommunikationskomponenten nicht mehr aus.
Wärme ist zu einer architektonischen Entscheidung geworden
Satish Radhakrishnan, Leiter des Bereichs Halbleiter und Elektronik bei Vinci, erläuterte, dass sich die Diskussion von der Frage, welche Dichte innerhalb des Chips untergebracht werden kann, auf umfassendere Fragen verlagert hat: Wie werden die Komponenten verpackt? Wie wird die Wärme abgeführt? Und wie viel Wärme kann bei vertikaler Integration toleriert werden? Das bedeutet, dass die Wahl der Architektur die Möglichkeiten für Kühlung und Zuverlässigkeit bereits vor Beginn der abschließenden Verifikationsphasen bestimmen kann.
Diese Entscheidung wirkt sich auf eine miteinander verknüpfte Gruppe von Einschränkungen aus. Lang Lin, Director of Product Management bei Synopsys, wies darauf hin, dass sich das Leistungsbudget, das Chip-Layout, die Verbindungsressourcen und das Timing-Budget mit der Wärme gegenseitig beeinflussen, die wiederum Verzögerung, Stromverbrauch, Signalintegrität und Verformung verändern kann. Chris Mueth von Keysight EDA fügte hinzu, dass Leistung sowie mechanische und thermische Eigenschaften allein nicht mehr ausreichen; auch die Zuverlässigkeit müsse in den Abwägungsprozess einbezogen werden, insbesondere bei hochzuverlässigen Anwendungen.
Von der Die-Kühlung zur Gehäusekühlung
Die Industrie arbeitet der Diskussion zufolge an einer Verbesserung der thermischen Schnittstellenmaterialien TIM 1 und TIM 2 sowie an Lösungen wie Cold Plates, Immersionskühlung, direkter Die-Kühlung und Zweiphasenkühlung. Diese Optionen beseitigen das Problem jedoch nicht; sie erfordern genaue Kenntnisse darüber, wo innerhalb des Gehäuses Wärme entsteht und wie sie zwischen den Dies und Komponenten übertragen wird.
Jack Berg, Vice President of Business Development bei Silvaco, wies darauf hin, dass eine unzureichende thermische Analyse zu Elektromigration und Veränderungen in Materialphasen führen und dadurch Zuverlässigkeitsprobleme verursachen kann. Auch die Verteilung von Funktionen auf Chiplets trennt die thermischen Risiken nicht zwangsläufig. Eine höhere Temperatur des ASIC kann den benachbarten HBM-Speicher beeinflussen, während die Übertragung von Funktionen oder Leistung zwischen den Komponenten eine gemeinsame Analyse von thermischer und signalbezogener Kopplung erforderlich macht. Dies gilt ebenso für Co-Packaged Optics, wenn Netzwerkfunktionen näher an die Verarbeitungseinheiten heranrücken.
Warum herkömmliche Modelle nicht ausreichen
Mit herkömmlichen Methoden war es möglich, allgemeine Temperaturpunkte zu bewerten oder hohe, niedrige und mittlere Temperaturbereiche zu verwenden und anschließend mit dem Design fortzufahren. Heute müssen Ingenieure jedoch den Ort des Hotspots und die Temperatur eines bestimmten Transistors oder Gates bestimmen und dieses Ergebnis mit Entscheidungen zu Layout, Packaging und Kühlung verknüpfen. Die Teilnehmer sind der Ansicht, dass thermische Simulationen sich der Geräteebene annähern müssen, während gleichzeitig eine Rechenleistung erhalten bleiben muss, die die Bewertung von Gehäuse und System ermöglicht.
Aus diesem Grund gewinnen Reduktionsmodelle, Basismodelle und digitale Zwillinge an Bedeutung. Lin schlug vor, ein vereinfachtes Modell des Verhaltens eines Blocks oder Chiplets zu verwenden, um die Simulationskosten zu senken, und anschließend in kritischen Bereichen eine hochauflösende Analyse durchzuführen. Berg zufolge benötigt die Architektur ein Ersatzmodell oder einen digitalen Zwilling auf Ebene von Die, Gehäuse und System, damit der Designer Abwägungen vornehmen kann, bevor eine Phase erreicht wird, in der möglicherweise ein Redesign erforderlich ist.
Was ändert sich in der Praxis?
Die wichtigste Veränderung betrifft den Zeitpunkt und den Umfang der Entscheidung. Die thermische Simulation ist nicht mehr die Aufgabe eines einzelnen Teams am Ende des Designzyklus, sondern ein gemeinsamer Prozess, der bei der Architekturplanung beginnt und sich über Packaging, Fertigung und Kühlung erstreckt. Dies erfordert kompatible mechanische, thermische und elektrische Solver, da die Auswirkungen nicht unabhängig voneinander wirken. Mueth unterscheidet zwischen getrennten Solvern, iterativ gekoppelten Solvern und direkt gekoppelten Solvern. Für einige Fertigungsprobleme, etwa Chiplet-Gehäuse und Verbindungen mit thermischer Druckbelastung, stehen heute direkt gekoppelte Lösungen für Spannung und Wärme zur Verfügung.
Die Ausweitung auf Systemebene erfordert außerdem eine Verteilung der Genauigkeitsstufen. Der Ingenieur, der einen Die entwickelt, benötigt mehr Details als der Verantwortliche für das Gehäuse oder das System. Daher kann nicht in allen Arbeitsphasen ein einziges Modell mit derselben Genauigkeit verwendet werden. Der Beitrag erwähnt außerdem Bestrebungen, einen agentischen MCP-Ansatz oder das Model Context Protocol zur Koordination von Modellen und Werkzeugen einzusetzen. Zugleich wird darauf hingewiesen, dass künstliche Intelligenz Fehler machen kann und es schwierig sein kann, die Ursache der von ihr erzeugten Entscheidung nachzuverfolgen.
Die redaktionelle Einordnung von certi.news: Tatsächlich verändert sich nicht das Auftreten einer einzelnen Kühltechnologie, sondern die Tatsache, dass Wärme zu einer Einschränkung geworden ist, die an der Wahl der Architektur selbst beteiligt ist. Der praktische Nutzen liegt darin, die Wahrscheinlichkeit zu verringern, dass Engpässe erst nach Abschluss des Designs entdeckt werden. Die Quelle belegt jedoch nicht, dass digitale Zwillinge oder auf künstlicher Intelligenz basierende Modelle das Problem der Genauigkeit oder Skalierbarkeit gelöst haben. Offen bleiben zudem die Abwägung zwischen Modellierungsgeschwindigkeit und -genauigkeit, die Konsistenz verschiedener Physik-Solver sowie die Bestimmung der Verantwortlichkeit bei der Übernahme einer automatisierten Entscheidung.