Puces et semi-conducteurs

L’analyse thermique passe du niveau du transistor à l’architecture du centre de données

L’augmentation de la densité de puissance et la complexité des conceptions à base de chiplets font de la thermique une contrainte architecturale à prendre en compte dès les premières étapes, et non un simple test ultérieur au niveau de la puce. Des experts de Synopsys, Silvaco, Vinci, Keysight EDA et Siemens EDA estiment que la modélisation multiphysique et les jumeaux numériques sont devenus indispensables pour relier la puce au boîtier, à la carte et au système.

2026-09-15
7 min de lecture
4 vues
فريق تحرير certi.news
L’analyse thermique passe du niveau du transistor à l’architecture du centre de données

La gestion thermique n’est plus un problème traité une fois la conception de la puce achevée. Avec l’augmentation de la densité de puissance et le passage de l’industrie aux boîtiers multi-die et aux technologies de packaging avancées, la chaleur est devenue un facteur architectural qui influence la répartition des unités, les chemins d’interconnexion, les performances, la fiabilité et même la conception des centres de données. C’est la conclusion principale d’une discussion organisée par Semiconductor Engineering avec des experts de Synopsys, Silvaco, Vinci, Keysight EDA et Siemens EDA lors de la Design Automation Conference.

L’article, publié le 15 septembre 2026 par Ed Sperling, ne présente ni un produit ni un résultat de test isolé, mais dresse le portrait d’un problème qui s’élargit à mesure que la conception passe du transistor au die, puis au boîtier, à la carte et au système, jusqu’aux racks de serveurs et au centre de données. Selon les participants, les solutions qui se limitent à examiner la source de chaleur au sein d’un seul die ne suffisent plus pour les conceptions intégrant un grand nombre de chiplets ainsi que des composants mémoire et de communication adjacents.

La thermique est devenue une décision architecturale

Satish Radhakrishnan, responsable du secteur des semi-conducteurs et de l’électronique chez Vinci, a expliqué que la discussion est passée de la question de la densité pouvant être placée dans la puce à des questions plus larges : comment les composants seront-ils encapsulés ? Comment la chaleur sera-t-elle évacuée ? Quelle quantité de chaleur peut-elle être supportée avec l’intégration verticale ? Cela signifie que le choix de l’architecture peut déterminer les possibilités de refroidissement et de fiabilité avant le début des dernières étapes de vérification.

Cette décision influence un ensemble interdépendant de contraintes. Lang Lin, directeur de la gestion des produits chez Synopsys, a indiqué que le budget de puissance, le floorplanning de la puce, les ressources d’interconnexion et le budget temporel interagissent avec la chaleur, qui peut modifier le délai, la consommation d’énergie, l’intégrité du signal et la déformation. Chris Mueth, de Keysight EDA, a ajouté que les performances et les caractéristiques mécaniques et thermiques ne suffisent plus à elles seules : la fiabilité doit être intégrée à l’arbitrage, en particulier dans les applications à haute fiabilité.

Du refroidissement du die au refroidissement du boîtier

Selon la discussion, l’industrie s’oriente vers l’amélioration des matériaux d’interface thermique TIM 1 et TIM 2, ainsi que vers des solutions telles que les plaques froides, le refroidissement par immersion, le refroidissement direct du die et le refroidissement diphasique. Ces options ne signifient toutefois pas que le problème disparaît ; elles nécessitent de connaître précisément l’endroit où la chaleur est générée dans le boîtier et la manière dont elle se propage entre les dies et les composants.

Jack Berg, vice-président du développement commercial chez Silvaco, a indiqué qu’une analyse thermique insuffisante peut entraîner de l’électromigration et des changements de phase des matériaux, créant ainsi des problèmes de fiabilité. La répartition des fonctions entre les chiplets ne sépare pas nécessairement les risques thermiques. Une hausse de la température de l’ASIC peut affecter la mémoire HBM voisine, tandis que le transfert de fonctions ou de puissance entre les composants impose d’analyser simultanément les interactions thermiques et les signaux. Cela s’étend également au packaging optique co-intégré lorsque les fonctions réseau sont rapprochées des unités de traitement.

Pourquoi les modèles traditionnels ne suffisent-ils plus ?

Dans les approches traditionnelles, il était possible d’évaluer des points thermiques généraux ou d’utiliser des plages de températures élevées, basses et moyennes, puis de poursuivre la conception. Désormais, les ingénieurs doivent déterminer l’emplacement du point chaud et la température d’un transistor ou d’une porte donnée, puis relier ce résultat aux décisions de floorplanning, de packaging et de refroidissement. Les participants estiment que la simulation thermique doit s’approcher du niveau du dispositif, tout en conservant une capacité de calcul permettant d’évaluer le boîtier et le système.

C’est pourquoi les modèles réduits, les modèles de référence et les jumeaux numériques gagnent en importance. Lin a proposé d’utiliser un modèle simplifié du comportement d’un bloc ou d’un chiplet afin de réduire le coût de la simulation, puis d’appliquer une analyse haute résolution aux zones critiques. Berg estime que l’architecture a besoin d’un modèle de substitution ou d’un jumeau numérique au niveau du die, du boîtier et du système, afin que le concepteur puisse effectuer les arbitrages avant d’atteindre une étape susceptible d’exiger une reconception.

Qu’est-ce qui change concrètement ?

Le changement le plus important concerne le moment et la portée de la décision. La simulation thermique n’est plus une tâche réservée à une seule équipe à la fin du cycle de conception ; elle devient un processus commun qui commence avec la planification architecturale et se poursuit à travers le packaging, la fabrication et le refroidissement. Cela nécessite des solveurs mécaniques, thermiques et électriques compatibles, car les effets n’agissent pas indépendamment les uns des autres. Mueth distingue les solveurs séparés, les solveurs couplés de manière itérative et les solveurs directement couplés ; des solutions directement couplées pour les contraintes et la chaleur sont aujourd’hui disponibles pour certains problèmes de fabrication, comme les boîtiers à base de chiplets et l’interconnexion par compression thermique.

L’élargissement du système exige également de répartir les niveaux de précision. L’ingénieur qui développe un die a besoin de davantage de détails que le responsable du boîtier ou du système ; il est donc impossible d’utiliser un modèle unique avec le même niveau de précision à toutes les étapes du travail. L’article mentionne également des orientations vers l’utilisation d’une approche agentic MCP, ou Model Context Protocol, pour coordonner les modèles et les outils, mais il avertit que l’intelligence artificielle peut se tromper et qu’il peut être difficile de suivre la cause de la décision qu’elle a produite.

Lecture éditoriale de certi.news : ce qui change réellement n’est pas l’apparition d’une technologie de refroidissement isolée, mais la transformation de la chaleur en contrainte participant au choix de l’architecture elle-même. L’avantage pratique réside dans la réduction du risque de découvrir les goulets d’étranglement une fois la conception achevée, mais la source ne prouve pas que les jumeaux numériques ou les modèles fondés sur l’intelligence artificielle aient résolu les problèmes de précision ou d’évolutivité. L’arbitrage entre la vitesse et la précision de la modélisation, la cohérence des différents solveurs physiques et la détermination des responsabilités lors de l’adoption d’une décision automatisée restent également des questions ouvertes pour les outils de conception et les équipes d’ingénierie.

Source de l’actualité
Semiconductor Engineering
Ouvrir la source originale ↗
ف
Auteur

فريق تحرير certi.news

Dans la même catégorie

À lire également

Voir toutes les actualités