Le secteur des semi-conducteurs a connu une série d'évolutions fondamentales axées sur le dépassement des limites traditionnelles de conception. Une revue technique récente a révélé des transformations profondes dans la manière de concevoir, fabriquer et tester les puces, avec un rôle croissant de l'intelligence artificielle et des systèmes hétérogènes.
La transition vers la conception hétérogène et les chiplets
Alors que l'industrie s'oriente vers la conception basée sur de petites puces (chiplets), des experts de Siemens ont souligné que l'"optimisation conjointe de la technologie des systèmes" (STCO) et l'analyse multiphysique (Multiphysics analysis) sont devenues des nécessités urgentes. Cette approche vise à résoudre les goulots d'étranglement liés à la chaleur, à la consommation d'énergie et aux défis d'intégration imposés par les conceptions hétérogènes.
Dans le même contexte, des experts d'Amkor ont expliqué que les processeurs haute performance ne sont plus de simples puces isolées, mais des systèmes intégrés à part entière, ce qui nécessite des stratégies de packaging et de conception plus complexes.
L'IA physique et les défis de la conception automatisée
Le concept d'"intelligence artificielle physique" (Physical AI) s'impose comme l'un des axes les plus importants. Des experts de Synopsys estiment que ce type de système nécessite une nouvelle ingénierie combinant le silicium, les capteurs, les logiciels, la mécanique et l'énergie, selon une approche globale respectant les lois physiques.
Cependant, la dépendance croissante à l'égard de l'intelligence artificielle pour la génération de conceptions (telle que la génération de RTL ou la suggestion de modifications) pose de nouveaux défis lors de la phase de vérification. Cadence a souligné que la question fondamentale ne concerne plus la capacité de l'IA à concevoir, mais la capacité des conceptions générées automatiquement à répondre aux exigences et normes strictes, ce qui alourdit la charge des processus de vérification (Verification).
Innovations en matière de fabrication et de mise en réseau
Sur le plan de la fabrication, Lam Research a présenté des technologies telles que la séquence de processus CFET auto-alignée pour améliorer les performances de la mémoire (SRAM) et de la logique aux nœuds de fabrication avancés. Des experts d'Intel Foundry ont également discuté du rôle des régulateurs de tension intégrés dans la réduction de la densité de courant et l'amélioration de l'efficacité énergétique.
Dans le domaine de la mise en réseau, Keysight a insisté sur le fait que le "parallélisme de tenseurs" (Tensor parallelism) représente la première dimension essentielle que toute infrastructure d'extension (Scale-up fabric) doit maîtriser, qu'elle repose sur NVLink ou Ethernet, afin de garantir l'efficacité du transfert de données dans les systèmes d'intelligence artificielle.
Qu'est-ce qui change concrètement ?
Cette transition signifie que l'ingénierie des puces ne se limite plus à l'optimisation de la taille des transistors, mais s'est déplacée vers le niveau de l'optimisation globale du système. Pour les ingénieurs et les fabricants, cela nécessite :
- La transition de la conception monolithique à la conception distribuée : L'adoption des chiplets exige des outils de simulation capables de prédire les interactions thermiques et électriques entre les différentes parties.
- La redéfinition de la vérification : Avec l'entrée de l'intelligence artificielle dans le processus de conception, les outils de validation deviendront la première ligne de défense pour garantir la qualité des conceptions automatisées.
- L'intégration de la physique et des logiciels : Il n'est plus possible de dissocier la conception matérielle du comportement logiciel et mécanique, en particulier dans les applications de l'IA physique.