El sector de los semiconductores ha experimentado una serie de evoluciones fundamentales centradas en superar los límites del diseño tradicional, ya que una revisión técnica reciente reveló transformaciones profundas en la forma en que se diseñan, fabrican y prueban los chips, con un papel cada vez mayor de la inteligencia artificial y los sistemas heterogéneos.
La transición hacia el diseño heterogéneo y los chiplets
Con la tendencia de la industria hacia el diseño basado en pequeños chips (Chiplets), expertos de Siemens afirmaron que el proceso de "Optimización Co-tecnológica de Sistemas" (STCO) y el análisis multifísico (Multiphysics analysis) se han convertido en una necesidad urgente. Este enfoque tiene como objetivo abordar los cuellos de botella relacionados con el calor, el consumo de energía y los desafíos de integración impuestos por los diseños heterogéneos.
En un contexto relacionado, expertos de Amkor explicaron que los procesadores de alto rendimiento ya no son simples chips independientes, sino sistemas integrados en sí mismos, lo que requiere estrategias de empaquetado y diseño más complejas.
Inteligencia artificial física y desafíos del diseño automatizado
El concepto de "Inteligencia Artificial Física" (Physical AI) destaca como uno de los ejes más importantes; expertos de Synopsys consideran que este tipo de sistemas requiere una nueva ingeniería que integre silicio, sensores, software, mecánica y energía, utilizando un enfoque integral que respete las leyes físicas.
Sin embargo, la creciente dependencia de la inteligencia artificial en la generación de diseños (como la generación de RTL o la propuesta de modificaciones) plantea nuevos desafíos en la fase de verificación. Cadence señaló que la pregunta fundamental ya no es sobre la capacidad de la inteligencia artificial para diseñar, sino sobre hasta qué punto los diseños generados automáticamente pueden cumplir con los requisitos y estándares estrictos, lo que impone una mayor carga en los procesos de verificación.
Innovaciones en fabricación y redes
En el ámbito de la fabricación, Lam Research presentó tecnologías como la secuencia del proceso CFET autoalineado para mejorar el rendimiento de la memoria (SRAM) y la lógica en los nodos de fabricación pequeños. Asimismo, expertos de Intel Foundry discutieron el papel de los reguladores de voltaje integrados en la reducción de la densidad de corriente y la mejora de la eficiencia energética.
En el campo de la conectividad en red, Keysight enfatizó que el "paralelismo de tensores" (Tensor parallelism) representa la primera y principal dimensión que cualquier infraestructura de escalado (Scale-up fabric) debe dominar, ya sea basada en NVLink o Ethernet, para garantizar la eficiencia en la transferencia de datos en sistemas de inteligencia artificial.
¿Qué está cambiando en la práctica?
Esta transformación significa que la ingeniería de chips ya não se limita a optimizar el tamaño de los transistores, sino que ha pasado al nivel de optimización del sistema en su conjunto. Para los ingenieros y fabricantes, esto requiere:
- La transición del diseño monolítico al diseño distribuido: Depender de los chiplets requiere herramientas de simulación capaces de predecir interacciones térmicas y eléctricas entre las diferentes partes.
- Redefinición de la verificación: Con la entrada de la inteligencia artificial en el proceso de diseño, las herramientas de validación se convertirán en la primera línea de defensa para garantizar la calidad de los diseños automatizados.
- Integración de la física con el software: Ya no es posible separar el diseño de hardware del comportamiento del software y la mecánica, especialmente en aplicaciones de inteligencia artificial física.