Semiconductor Engineering이 2026년 10월 13일 발표한 기술 보고서는 재료 제조와 리소그래피부터 메모리, 광학, AI 가속기 보안에 이르기까지 칩 생태계의 다양한 단계를 다루는 최신 연구 논문 7편을 모았다. 이 보고서는 단일 상용 제품을 제시하는 것이 아니라, 칩의 설계·제조·시험 방식에 영향을 줄 수 있는 연구 동향을 추적한다.
새로운 재료와 더욱 정밀한 제조
KAIST, TDS Innovation, Hanyang University, UNIST의 논문은 식각 흐름에 의해 공간적으로 정의된 핵생성이라고 설명하는 방법을 통해 2차원 반도체의 위치 선택적 성장을 구현하는 방안을 연구한다. 이 연구는 2차원 재료의 성장 시작 위치를 제어하는 문제를 해결하는 것을 목표로 하며, 이는 반복 가능한 제조 공정에 해당 재료를 통합하려면 필수적인 단계다.
관련된 연구로 University of Illinois Urbana-Champaign, National Energy Technology Laboratory, Argonne National Laboratory, Monash University의 논문은 탄소점 단층 조립체를 반 데르 발스 스페이서층으로 사용해 높은 유전율을 가진 산화물을 2차원 반도체와 통합하는 방안을 제시한다. 이 방향의 중요성은 2차원 재료와 적절한 계면을 유지하면서 얇은 게이트 절연체를 구축하려는 시도에 있다.
리소그래피의 한계 확장
Carl Zeiss SMT와 ASML은 0.75 이상의 개구수를 갖는 시스템을 다루는 Hyper-NA라는 제목의 논문을 발표했다. 이 연구가 포함된 것은 현재의 고개구수 시스템을 넘어 극자외선 EUV 노광 기술을 확장하려는 연구가 계속되고 있음을 보여준다. 다만 실제 세부 사항과 제조 준비도는 발표된 초록의 범위를 벗어난다.
AI 가속기 보안과 프로그래밍 가능한 메모리
University of Florida, UT Dallas, Rensselaer Polytechnic Institute의 BARE-AI 논문은 비트 플립 공격에 대한 AI 하드웨어의 저항 능력을 강화하기 위해 내장형 성능 모니터를 사용하는 방안을 제안한다. 이러한 공격은 하드웨어나 메모리 내부의 이진 값을 변경하는 것을 목표로 하며, 이 연구는 외부 소프트웨어 계층에만 의존하는 대신 플랫폼 내부에서 비정상 활동을 탐지하는 데 초점을 맞춘다.
ETH Zürich, CISPA, New York University가 참여한 Terracotta 논문은 새로운 메모리 기술의 도입을 용이하게 하기 위한 유연한 DRAM 인터페이스와 컨트롤러를 다룬다. 제목과 연구 기관의 설명에 따르면, 핵심 아이디어는 고정된 인터페이스에 대한 의존도를 줄여 시스템이 제어 경로 전체를 다시 구축하지 않고도 다양한 DRAM 방식을 시험할 수 있도록 하는 것이다.
메모리 내 컴퓨팅에서 광학으로
Seoul National University와 Yonsei University는 전기적으로 프로그래밍 가능한 다중 모드 리저버 컴퓨팅을 구현하는 것을 목표로 멤리스터와 박막 트랜지스터의 3차원 단일 집적을 연구한다. 이 연구는 메모리 내 컴퓨팅과 뉴로모픽 회로의 교차점에 위치하지만, 출처가 제시하듯 이용 가능한 칩을 발표한 것이 아니라 학술 연구로 남아 있다.
Georgia Tech는 상용 파운드리 공정에서 제조 편차에 대한 향상된 내성을 갖는 초소형·저손실 광학 굴곡을 제안한다. 이 연구는 집적 광학 부품이 전용 공정에 전적으로 의존하지 않고 기존 제조 공정에서 더욱 실현 가능하도록 만드는 것을 목표로 한다.
이러한 연구를 함께 살펴보는 이유
이 보고서의 핵심 가치는 칩 산업에서 동시에 나타나는 병목 지점을 보여준다는 데 있다. 여기에는 재료 성장 제어, 절연체 두께 감소, 노광 역량 확장, AI 하드웨어 보호, 메모리와 광학을 위한 유연한 인터페이스 제공이 포함된다. 그러나 출처는 정량적 결과나 상용화 일정을 제시하지 않으므로, 이러한 연구를 상용 기술 출시가 임박했다는 증거로 간주할 수는 없다. 남은 쟁점은 대규모 제조 가능성, 파운드리 공정과의 호환성, 통합 및 검증 비용과 관련되어 있다.