Un informe técnico publicado por Semiconductor Engineering el 13 de octubre de 2026 reúne siete artículos de investigación recientes que abarcan distintas etapas del ecosistema de los chips, desde la fabricación de materiales y la litografía hasta la memoria, la fotónica y la seguridad de los aceleradores de inteligencia artificial. El informe no presenta un único producto comercial, sino que identifica tendencias de investigación que podrían influir en la manera de diseñar, fabricar y probar los chips.
Nuevos materiales y una fabricación más controlada
Un artículo de KAIST, TDS Innovation, Hanyang University y UNIST estudia la obtención de un crecimiento espacialmente selectivo de semiconductores bidimensionales mediante lo que describe como nucleación espacialmente definida por flujo de grabado. El trabajo busca abordar el problema de controlar los lugares donde comienza el crecimiento de los materiales bidimensionales, un paso fundamental si se pretende integrarlos en procesos de fabricación reproducibles.
En una línea relacionada, un artículo de University of Illinois Urbana-Champaign, National Energy Technology Laboratory, Argonne National Laboratory y Monash University presenta la integración de un óxido de alta constante dieléctrica con semiconductores bidimensionales, utilizando un ensamblaje de monocapa de puntos de carbono como capa intermedia de van der Waals. La importancia de esta tendencia reside en el intento de construir aislantes de puerta delgados manteniendo una interfaz adecuada con los materiales bidimensionales.
Ampliar los límites de la litografía
Carl Zeiss SMT y ASML presentan un artículo titulado Hyper-NA, que aborda un sistema con una apertura numérica de al menos 0,75. La inclusión de este trabajo señala la continuidad de la investigación para extender las técnicas de impresión con luz ultravioleta extrema EUV más allá de los sistemas actuales de alta apertura numérica, mientras que los detalles prácticos y la preparación para la fabricación quedan fuera del alcance del resumen publicado.
Seguridad de los aceleradores de inteligencia artificial y memoria programable
El artículo BARE-AI, de University of Florida, UT Dallas y Rensselaer Polytechnic Institute, propone utilizar monitores de rendimiento integrados para reforzar la capacidad del hardware de inteligencia artificial de resistir ataques de inversión de bits. Estos ataques buscan modificar valores binarios dentro del hardware o la memoria, mientras que el trabajo se centra en detectar actividad anómala desde la propia plataforma, en lugar de depender únicamente de una capa de software externa.
Por su parte, el artículo Terracotta, en el que participaron ETH Zürich, CISPA y New York University, aborda una interfaz y un controlador de DRAM flexibles para facilitar la adopción de nuevas tecnologías de memoria. La idea, según el título y las instituciones de investigación, es reducir la dependencia de una interfaz fija para que los sistemas puedan probar distintos métodos de DRAM sin reconstruir por completo la ruta de control.
De la computación en memoria a la fotónica
Seoul National University y Yonsei University estudian una integración monolítica tridimensional de un memristor y un transistor de película delgada, con el objetivo de implementar una computación de reservorio multimodal programable eléctricamente. Este trabajo se sitúa en la intersección de la computación en memoria y los circuitos neuromórficos, pero sigue siendo una investigación académica tal como la presenta la fuente, no un anuncio de un chip disponible.
Georgia Tech propone curvas fotónicas ultracompactas y de baja pérdida con una tolerancia mejorada a las variaciones de fabricación en procesos de fundiciones comerciales. La investigación busca hacer que los componentes fotónicos integrados sean más viables dentro de procesos de fabricación existentes, en lugar de depender de procesos completamente personalizados.
¿Por qué importa esta recopilación?
El valor principal del informe es que muestra los cuellos de botella simultáneos de la industria de los chips: controlar el crecimiento de los materiales, reducir el grosor de los aislantes, ampliar las capacidades de impresión, proteger el hardware de inteligencia artificial y habilitar interfaces flexibles para la memoria y la fotónica. Sin embargo, la fuente no ofrece resultados cuantitativos ni calendarios de comercialización, por lo que estos trabajos no pueden considerarse pruebas de que las tecnologías comerciales vayan a lanzarse próximamente. Las preguntas abiertas siguen relacionadas con la capacidad de fabricación a gran escala, la compatibilidad con los procesos de las fundiciones y el coste de la integración y la validación.