텍사스 대학교 오스틴 캠퍼스(University of Texas at Austin)의 연구진이 아날로그 및 혼성신호(Analog/Mixed-Signal) 회로 배치 자동화의 과제를 해결하기 위한 APPlace라는 이름의 진보된 프레임워크를 소개하는 연구 논문을 발표했습니다. 이 혁신 기술은 물리적 일반 배치 단계와 동시에 소자 위치와 액세스 포인트(Access Points)를 공동으로 최적화하는 데 기반을 둡니다.
아날로그 회로 설계의 전통적인 과제
아날로그 회로 배치 자동화는 배치 과정에서 발생하는 기생 효과와 불일치 문제가 회로 성능에 직접적이고 결정적인 영향을 미치기 때문에 여전히 복잡한 작업입니다. 소자 배치는 라우팅 솔루션 공간을 제한하고 제조 후 달성 가능한 성능 수준을 결정하기 때문에 매우 중요합니다.
현재의 분석적 접근 방식에서 배치 프로세스는 중앙 집중식 배선 길이 메트릭을 기반으로 소자 좌표를 최적화하는 데 의존하며, 액세스 포인트 선택은 후속 라우팅 단계로 미룹니다. 그러나 아날로그 회로의 라우팅 핀은 추상적인 고정 점이 아니라 단자 금속의 확장된 조각이므로, 최적의 액세스 포인트 선택은 기본적으로 연결된 다른 소자의 위치에 따라 달라집니다.
새로운 APPlace 프레임워크의 작동 방식
APPlace 프레임워크는 일반 배치 단계에서 액세스 포인트 선택과 소자 위치를 함께 통합한 후, 일반 배치에 의해 설정된 구조적 아키텍처를 손상시키지 않고 유지하는 합법화 조정 단계를 거치는 근본적인 해결책을 제시합니다.
4개의 실제 아날로그 회로 벤치마크 세트에 대한 실제 실험 결과는 APPlace가 비교 가능한 배치 영역 내에서 기존 베이스라인 모델에 비해 전체 성능에서 현저한 우위를 달성함을 보여주었습니다.
이 혁신이 실제로 바꾸는 것은 무엇인가?
연구진이 수행한 절제 및 평가 연구에 따르면, 액세스 포인트의 공동 최적화를 생략할 경우 트랜스컨덕턴스 증폭기(OTA) 테스트에서 공통모드 제거비(CMRR)가 최대 13dB까지 크게 저하되며, 비교기 지연(Comparator Delay)도 23% 증가하는 것으로 나타났습니다.
이 혁신은 전자 설계 자동화(EDA) 도구에서 소자 배치와 라우팅 경로 간의 조기 통합의 중요성을 강조하며, 복잡한 아날로그 및 혼성신호 회로의 효율성을 향상시키는 길을 엽니다.