Teksas Üniversitesi'ndeki (University of Texas at Austin) araştırmacılar, analog ve karışık sinyal (Analog/Mixed-Signal) devre yerleşimi otomasyonunun zorluklarını ele almayı amaçlayan APPlace adlı gelişmiş bir çerçeveyi tanıtan yeni bir araştırma makalesi sundular. Bu yenilik, fiziksel genel yerleşim aşamalarıyla eş zamanlı olarak cihaz konumlarının ve bağlantı noktalarının (Access Points) ortak optimizasyonuna dayanmaktadır.
Analog Devre Tasarımındaki Geleneksel Zorluklar
Analog devre yerleşimini otomatikleştirebilme süreci, yerleşim sırasında ortaya çıkan parazitik etkiler ve uyumsuzluk sorunları devrenin performansını doğrudan ve kritik bir şekilde etkilediği için karmaşık bir görev olmaya devam etmektedir. Bileşen yerleştirme aşaması, yönlendirme çözümleri alanını kısıtladığı ve üretim sonrasında elde edilebilecek performans seviyesini belirlediği için son derece önemlidir.
Mevcut analitik yaklaşımlarda yerleşim süreci, bağlantı noktası seçimini sonraki yönlendirme aşamasına bırakarak, merkezileştirilmiş tel uzunluğu metriklerine dayanarak cihaz koordinatlarının optimize edilmesine güvenir. Bununla birlikte, analog devrelerdeki yönlendirme pinleri, soyut sabit noktalar değil, terminal metallerinin uzatılmış parçalarıdır; bu durum, optimal bağlantı noktasının seçilmesini temel olarak kendisine bağlanan diğer cihazların konumlarına bağımlı hale getirir.
Yeni APPlace Çerçevesi Nasıl Çalışıyor?
APPlace çerçevesi, bağlantı noktası seçimi ile cihaz konumlarını genel yerleşim aşamasında bir arada entegre ederek radikal bir çözüm sunar; bunu, genel yerleşimin kurduğu yapısal mimariyi bozmadan koruyan yasal bir ayarlama aşaması izler.
Dört gerçekçi standart analog devre kümesi üzerinde gerçekleştirilen pratik deneylerin sonuçları, APPlace sisteminin, karşılaştırılabilir bir yerleşim alanı içinde geleneksel temel modellere kıyasla genel performansta dikkate değer bir üstünlük elde ettiğini göstermiştir.
Bu Yenilik Pratikte Neyi Değiştiriyor?
Araştırmacılar tarafından yürütülen ablasyon ve değerlendirme çalışmaları, bağlantı noktalarının ortak optimizasyonunun dışarıda bırakılmasının, transkondüktans amplifikatör (OTA) testlerinde ortak mod reddetme oranında (CMRR) 13 desibele varan büyük bir kayba ve ayrıca karşılaştırıcı gecikmesinde (Comparator Delay) %23'lük bir artışa yol açtığını doğrulamıştır.
Bu yenilik, elektronik tasarım otomasyonu (EDA) araçlarında cihaz konumları ile bağlantı yollarının erken entegrasyonunun önemini vurgulamakta ve karmaşık analog ve karışık sinyal devrelerinin verimliliğini artırmak için yeni bir kapı aralamaktadır.