الرقائق وأشباه الموصلات

إطار عمل جديد من جامعة تكساس يعزز تصميم الدوائر التناظرية عبر التحسين المشترك لنقاط التوصيل

طور باحثو جامعة تكساس في أوستن إطار عمل جديد باسم APPlace لتحسين التخطيط الفيزيائي للدوائر التناظرية عبر الدمج بين مواقع الأجهزة ونقاط التوصيل أثناء التخطيط العام.

02 نوفمبر 2026
2 دقائق قراءة
3 قراءة
certi.news Editorial Team
إطار عمل جديد من جامعة تكساس يعزز تصميم الدوائر التناظرية عبر التحسين المشترك لنقاط التوصيل

قدم باحثون في جامعة تكساس في أوستن (University of Texas at Austin) ورقة بحثية جديدة تستعرض إطار عمل متطوراً تحت اسم APPlace، يهدف إلى معالجة تحديات أتمتة تخطيط الدوائر التناظرية وشبه الرقمية (Analog/Mixed-Signal). ويعتمد الابتكار على التحسين المشترك لمواقع الأجهزة ونقاط التوصيل (Access Points) بالتزامن مع مراحل التخطيط الفيزيائي العام.

التحديات التقليدية في تصميم الدوائر التناظرية

تظل عملية أتمتة تخطيط الدوائر التناظرية مهمة معقدة نظراً لأن التأثيرات الطفيلية ومشكلات عدم التوافق الناتجة أثناء التخطيط تؤثر بشكل مباشر وحاسم على أداء الدائرة. وتعتبر مرحلة وضع المكونات بالغة الأهمية لأنها تقيد مساحة حلول التوجيه وتحدد مستوى الأداء الممكن تحقيقه بعد التصنيع.

في الأساليب التحليلية الحالية، تعتمد عملية التخطيط على تحسين إحداثيات الأجهزة استناداً إلى مقاييس أطوال الأسلاك المتمركزة، مع ترك اختيار نقاط التوصيل لمرحلة التوجيه اللاحقة. ومع ذلك، فإن دبابيس التوجيه في الدوائر التناظرية تمثل قطعاً ممتدة من معادن الأطراف وليست نقاطاً ثابتة مجردة، مما يجعل اختيار نقطة التوصيل الأمثل معتمداً أساساً على مواقع الأجهزة الأخرى المتصلة بها.

كيف يعمل إطار APPlace الجديد؟

يأتي إطار عمل APPlace ليقدم حلاً جذرياً عبر دمج اختيار نقاط التوصيل ومواقع الأجهزة معاً خلال مرحلة التخطيط العام، يلي ذلك مرحلة ضبط قانونية تحافظ على البنية الهيكلية التي أسسها التخطيط العام دون الإخلال بها.

أظهرت نتائج التجارب العملية على أربع مجموعات قييارية واقعية للدوائر التناظرية أن نظام APPlace يحقق تفوقاً ملحوظاً في الأداء العام مقارنة بالنماذج الأساسية التقليدية، وذلك ضمن مساحة تخطيط مقارنة.

ما الذي يغيره هذا الابتكار عملياً؟

أكدت دراسات الاستئصال والتقييم التي أجراها الباحثون أن الاستغناء عن التحسين المشترك لنقاط التوصيل يؤدي إلى خسارة كبيرة تصل إلى 13 ديسيبل في نسبة رفض الوضع المشترك (CMRR) ضمن اختبارات مكبرات التوصيل العابر (OTA)، فضلاً عن زيادة بنسبة 23% في زمن تأخير المقارنات (Comparator Delay).

يبرز هذا الابتكار أهمية التكامل المبكر بين تخطيط مواقع الأجهزة ومسارات التوصيل في أدوات أتمتة التصميم الإلكتروني (EDA)، مما يفتح باباً لتحسين كفاءة الدوائر التناظرية وشبه الرقمية المعقدة.

مصدر الخبر
Semiconductor Engineering
فتح المصدر الأصلي ↗
كيف أعددنا هذا الخبر؟

اعتمد الخبر على المصدر الأصلي الموضح أعلاه. قد نستخدم أدوات آلية للمساعدة في الاستخراج والتصنيف والصياغة، لكن النشر يخضع لقواعد تمنع المحتوى المكرر والقصير أو الروتيني منخفض القيمة. اقرأ سياستنا التحريرية.

c
كاتب المقال

certi.news Editorial Team

certi.news Editorial Team

The certi.news editorial team monitors technical sources and reconstructs news, verifying facts and context prior to publication.

من نفس التصنيف

مقالات قد تهمك

عرض كل الأخبار