德州大学奥斯汀分校（University of Texas at Austin）的研究人员发表了一篇新论文，介绍了一个名为 APPlace 的先进框架，旨在应对模拟及数模混合电路（Analog/Mixed-Signal）布局自动化中的挑战。该创新依赖于在物理宏观布局阶段的同时，对设备位置和连接点（Access Points）进行协同优化。
模拟电路设计中的传统挑战
模拟电路布局自动化仍然是一项复杂的任务，因为在布局过程中产生的寄生效应和失配问题会直接且决定性地影响电路性能。元器件放置阶段至关重要，因为它限制了布线解空间，并决定了制造后可能达到的性能水平。
在当前的解析方法中，布局过程依赖于基于中心化线长指标的设备坐标优化，而将连接点的选择留给后续的布线阶段。然而，模拟电路中的布线引脚代表端子金属的延伸部分，而不是抽象的固定点，这使得最佳连接点的选择主要取决于与其相连的其他设备的位置。
全新的 APPlace 框架是如何工作的？
APPlace 框架提供了一个根本性的解决方案，通过在宏观布局阶段将连接点的选择与设备位置结合起来，随后进行法律调整阶段，以保持宏观布局建立的结构架构而不破坏它。
对四个实际模拟电路基准测试组的实际实验结果表明，与传统的基准模型相比，APPlace 系统在相同布局面积的情况下，在总体性能上取得了显着的优越性。
这项创新在实践中改变了什么？
研究人员进行的消融和评估研究证实，放弃连接点的协同优化会导致跨导运算放大器（OTA）测试中的共模抑制比（CMRR）显着损失高达 13 分贝，并且比较器延迟（Comparator Delay）增加了 23%。
这一创新突显了电子设计自动化（EDA）工具中设备布局与布线路径早期集成的重要性，为提高复杂模拟及数模混合电路的效率打开了大门。