Pesquisadores da Universidade do Texas em Austin (University of Texas at Austin) apresentaram um novo artigo de pesquisa que aborda um arcabouço avançado chamado APPlace, com o objetivo de enfrentar os desafios da automação de layout de circuitos analógicos e de sinal misto (Analog/Mixed-Signal). A inovação baseia-se na otimização conjunta das localizações dos dispositivos e dos pontos de acesso (Access Points) simultaneamente com os estágios de planejamento físico geral.
Desafios tradicionais no projeto de circuitos analógicos
O processo de automação de layout de circuitos analógicos continua sendo uma tarefa complexa, uma vez que os efeitos parasitários e os problemas de incompatibilidade gerados durante o layout afetam de forma direta e crucial o desempenho do circuito. A etapa de posicionamento de componentes é de extrema importância, pois restringe o espaço de soluções de roteamento e determina o nível de desempenho que pode ser alcançado após a fabricação.
Nos métodos analíticos atuais, o processo de layout baseia-se na otimização das coordenadas dos dispositivos com base em métricas de comprimento de fio centralizadas, deixando a seleção dos pontos de acesso para a etapa de roteamento subsequente. No entanto, os pinos de roteamento em circuitos analógicos representam pedaços estendidos de metais terminais, e não pontos fixos abstratos, o que torna a seleção do ponto de acesso ideal fundamentalmente dependente das localizações dos outros dispositivos conectados a ele.
Como funciona o novo arcabouço APPlace?
O arcabouço APPlace surge para oferecer uma solução radical ao integrar a seleção de pontos de acesso e as localizações dos dispositivos em conjunto durante a fase de planejamento geral, seguida por uma etapa de ajuste legal que preserva a estrutura arquitetônica estabelecida pelo planejamento geral sem comprometê-la.
Os resultados de testes práticos em quatro conjuntos de referência reais de circuitos analógicos mostraram que o sistema APPlace alcança uma superioridade notável no desempenho geral em comparação com os modelos básicos tradicionais, dentro de uma área de layout comparável.
O que essa inovação muda na prática?
Estudos de ablação e avaliação realizados pelos pesquisadores confirmam que a exclusão da otimização conjunta de pontos de acesso leva a uma perda significativa de até 13 dB na taxa de rejeição de modo comum (CMRR) em testes de amplificadores de transcondutância operacional (OTA), além de um aumento de 23% no tempo de atraso de comparadores (Comparator Delay).
Essa inovação destaca a importância da integração precoce entre o planejamento da localização de dispositivos e as rotas de conexão em ferramentas de automação de projeto eletrônico (EDA), abrindo caminho para melhorar a eficiência de circuitos analógicos e de sinal misto complexos.