Sigue la cobertura, explicaciones e historias tecnológicas relacionadas.
Semiconductor Engineering repasó varios de los principales avances de la industria de los chips, desde los agentes de inteligencia artificial para el diseño de chips y las amenazas de Spectre-v2 hasta la expansión del empaquetado avanzado, la fotónica y la escasez de ingenieros. El panorama general revela que el crecimiento de la infraestructura de inteligencia artificial ejerce presión simultáneamente sobre la memoria, la energía, la interconexión de redes y las capacidades de fabricación.
La transición de los chips de inteligencia artificial hacia arquitecturas apiladas y diseños basados en chiplets obliga a las herramientas de EDA a analizar el sistema completo, desde el chip hasta el encapsulado y la placa, integrando inteligencia artificial agéntica para acelerar la exploración. Sin embargo, la interoperabilidad, la planificación dinámica, el análisis de potencia y térmico, y el mantenimiento de la precisión de los resultados siguen siendo desafíos fundamentales.
Un análisis concluye que la inteligencia artificial generará el mayor valor en las herramientas de diseño de chips cuando coordine el flujo de trabajo entre herramientas y equipos, y no cuando simplemente mejore una herramienta individual. Sin embargo, su adopción sigue condicionada por la continuidad del significado, la verificación determinista y la posibilidad de auditar cada resultado.
La industria del empaquetado de semiconductores explora materiales con expansión térmica negativa capaces de reducir las diferencias entre la expansión del chip, el sustrato y el molde circundante, un problema que se agrava a medida que aumentan los tamaños de los paquetes y las placas. Sin embargo, la adopción generalizada de estos materiales sigue condicionada a su capacidad para funcionar en un amplio rango térmico, mezclarse de manera homogénea y controlar las impurezas.
No basta con que el gemelo digital imite el diseño teórico del paquete; debe mantenerse sincronizado con lo que fabrican realmente las líneas de producción, vinculando los datos de los chips, los materiales, los proveedores y las pruebas. El artículo revela que la falta de contexto, la interacción de los efectos físicos y la necesidad de una calibración continua son los principales obstáculos para construir un gemelo digital de paquetes de chips avanzados.