積層チップ、チップレットベースの設計、異種統合の形態が広がるなか、電子設計自動化（EDA）ツールのベンダーは、セル、ブロック、チップを個別の境界として扱う従来モデルを超えようとしている。AIアクセラレーターや高性能コンピューティングの設計では、コンピューティング、メモリ、インターコネクト、電力、熱を単一のシステムとして捉えることが、今や必要になっている。
Semiconductor EngineeringのLiz Allanによると、EDAツールは複数領域にまたがる協調解析、代替案の探索の高速化、エージェント型AIに基づく支援機能の追加へと向かっている。後期段階で個別の解析ツールを実行するのではなく、ベンダーは複数の物理現象モデルを単一のツールに組み込み、設計が変化している最中に設計上の判断の影響を確認できるようにしようとしている。
問題はシステム境界へ移行した
記事は、MicrosoftのAIシリコンエンジニアリング担当副社長であるArtour Levinの発言として、AIアクセラレーターにおける最も難しい問題はもはやチップ内部に限らず、システム境界で発生していると伝えた。単一チップでは多くのAIワークロードを実行するには不十分であり、システム全体の評価が必要になる。
Vinciの最高経営責任者（CEO）兼共同創業者であるHardik Kabariaは、従来のワークフローは明確な抽象化境界を中心に構築され、各領域の終了時まで物理検証を先送りしてきたと考えている。熱、応力、電気的挙動が物理スタック全体を横断するようになると、このモデルは適合しにくくなる。そのため、チームは設計の変化が止まった後ではなく、意思決定の最中に物理情報を必要とする。
実際には何が変わるのか
記事で示された見解によれば、旧来のツールを高速化するだけでは不十分である。チップ、パッケージ、基板、システム全体にわたり、正確で決定論的な物理解析を継続的に利用できるようにすることが求められる。Kabariaは、実際の判断を支援できるほど測定可能かつ十分に正確な結果が必要であり、速度に加えて、実行間で結果を再現できることも重要だと強調している。
システムの各コンポーネントが異なるため、空間計画はさらに難しくなり、コンピューティング、メモリ、インターコネクトの各ユニットを配置し、それらの相互作用を考慮しなければならない。また、ベンダー間のツール互換性、動的なフロアプランニング、電圧降下（IR）解析、静的タイミング解析（STA）に関する課題も浮上している。
既存ツールの発展と新しいツールの構築の間で
この段階はEDA業界に戦略的な問いを投げかけている。数十年にわたる知識が蓄積された成熟したツールを拡張するのか、それとも、AIや高性能コンピューティングの設計が従来の単一チップとは異なることに適した新しいツールを構築するのか、という問いである。
Synopsysの研究開発担当エグゼクティブディレクターであるHenry Shengは、蓄積された知識の多くは依然として重要だが、分離された状態では機能する一部の前提が、複数領域の解析へ移行すると通用しない可能性があると述べた。課題は、すべてを再発明したり、同じ概念について異なる表現を残したりすることではなく、ツール、データ、用語を一貫した環境の中で再編成することにある。
certi.newsの見解
ここで実際に起きている変化は、EDAツールにAI機能を追加することだけではなく、意思決定の基準点がチップレベルからシステムレベルへ移行することである。エージェント型AIは、作業の自動化やより多くの代替案の探索に役立つ可能性があるが、正確で再現可能なシミュレーションの必要性をなくすものではない。ツール間の相互運用性、複数物理現象モデルの速度、変化する設計に追随する能力は依然として未解決の問題であり、この移行がどの程度成功するかを左右する。