Процесс проектирования систем на кристалле (SoC), предназначенных для приложений периферийного ИИ (Edge AI), сталкивается с растущей технической проблемой, известной как «энергетический барьер». В условиях растущей потребности в производительности в реальном времени при строгих ограничениях по питанию и тепловыделению традиционного снижения напряжения становится недостаточно. Разработчики теперь переходят к работе при уровнях напряжения, близких к пороговым (Near-Threshold Operation), в диапазоне от 0,4 до 0,5 вольта в передовых техпроцессах FinFET, что открывает новые горизонты эффективности, но создает серьезные риски при проектировании.
Технические компромиссы в системах низкого напряжения
Хотя снижение рабочего напряжения напрямую уменьшает энергопотребление на операцию, работа в околопороговом диапазоне радикально меняет поведение транзисторов. К основным проблемам относятся:
- Увеличение задержки (Delay): задержка растет нелинейно и быстро по мере снижения напряжения.
- Рост вариативности (Variability): схемы становятся более чувствительными к любым незначительным изменениям напряжения или окружающих условий.
- Сокращение запасов помехоустойчивости (Noise Margins): что делает конструкцию уязвимой для функциональных ошибок.
- Отказ от традиционных моделей: модели, используемые при номинальном напряжении, не могут точно предсказать поведение чипа в этих условиях.
Роль фундаментальной интеллектуальной собственности (Foundation IP)
Для достижения стабильной и реализуемой конструкции интеллектуальную собственность (IP) нельзя рассматривать как второстепенный элемент; она должна быть центральной частью процесса проектирования с самого начала. Три элемента играют решающую роль:
1. Встроенная память (Embedded Memories): память является компонентом, потребляющим больше всего энергии и площади. Важное значение приобретает архитектура с «двойной шиной» (Dual-rail), которая разделяет напряжение логики и напряжение памяти, позволяя глубже снижать напряжение вычислительных блоков без ущерба для стабильности памяти. Успех этой технологии был доказан в техпроцессах 3nm FinFET.
2. Логические библиотеки (Logic Libraries): эти библиотеки должны быть специально разработаны для работы при низком напряжении, с предоставлением высокоточных моделей (таких как модели LVF для тайминга), способных имитировать нелинейную чувствительность к напряжению.
3. Блоки ввода-вывода (I/O): если блоки ввода-вывода не способны надежно работать при низких уровнях напряжения, они станут препятствием, которое не позволит воспользоваться преимуществами оптимизации ядра (Core) и ограничит минимальное рабочее напряжение всей системы.
Что практически меняется для разработчиков?
Переход к проектам Near-Threshold означает отказ от методологии «проектирование, затем оптимизация». Вместо этого требуется процесс «замкнутого цикла» (Closed-loop methodology), который связывает интеллектуальную собственность, инструменты автоматизированного проектирования (EDA) и верификацию кремния. Это означает необходимость раннего исследования компромиссов между мощностью, производительностью и площадью (PPA), а также выбор архитектур IP, соответствующих целевым показателям напряжения до начала этапов окончательного проектирования.
Конкретные результаты в отрасли
Практический опыт показывает, что использование специализированных IP-решений, оптимизированных для низкого напряжения, может дать поразительные результаты; в одном из случаев использования в чипах для нейронных сетей ИИ было зафиксировано снижение энергопотребления почти на 20% при достижении всех целевых показателей производительности и площади без какого-либо влияния на график разработки или необходимости повторного производства чипов (Re-spins).